ARM920T处理器包括了ARM9TDMI内核，ARM9TDMI完成了ARM architecture v4T。
ARM920T处理器包括两个协处理器：
CP14。用于调试
CP15。体系操控协处理器，供给附加的寄存器用来装备和操控cache，MMU，维护体系，时钟形式，和ARM920T其他的体系选项，如巨细端操作。你能够运用MCR，MRC拜访界说在CP15中的寄存器。
CP15界说了16个寄存器，寄存器的映射图如下：
注：寄存器方位0能够拜访两个寄存器，经过opcode_2的值来确认。
ARM920T存在3个地址。
只能在特权形式下运用MCR和MRC指令拜访CP15。这些指令的格局是：
MCR/MRC{cond} P15,,Rd,CRn,CRm,
指令CDP，LDC，STC和非特权形式的MRC，MCR指令操作CP15会导致未界说指令反常。MRC和MCR指令的CRn域指定了要拜访的协处理寄存器。opcode_1，和CRm域应该是0，除非值被指定用来挑选需求的操作。
Register 0,ID code register
能够经过读CP15 register 0，opcode_2域设置成除了1的任何值（在读的时分CRm应该为0）。
如：
MRC p15,0,Rd,c0,c0,0;return ID register
cache type register 0
包括cache的巨细和体系结构的信息。能够经过设置域为1，读CP15 register 0来拜访cache type register。例如：
MRC p15,0,Rd,c0,c0,1;returns cache details
Dsize和Isize域格局相同：
Register1，control register
这个寄存器包括了ARM920T的操控位。
MRC p15,0,Rd,c1,c0,0 ;read control register
MCR p15,0,Rd,c1,c0,0;write control register
