摘要：高功能的数据紧缩能够有用的削减数据对存储空间和通讯带宽的要求，下降通讯本钱。为处理图画数据的高紧缩功能问题，本文提出了依据JPEG2000规范的数据紧缩体系的FPGA完结计划。相关于软件算法完结和其他硬件办法，选用FPGA硬件完结可下降体系杂乱度进步功能。终究规划的IP核具有资源占用少，功能杰出和便于扩展等长处，能够满意通讯传输和照相设备等使用需求。
关键词：JPEG2000；数据紧缩；FPGA；DWT
近年来通讯范畴中信息的传输总量急速扩展。因为存储空间有限、通讯带宽等要素的约束，数据一般需求经过紧缩才干有利于存储和传输，数字图画存储和传输的贵重费用成为其遍及的最大妨碍。为此有必要对数字图画紧缩编码技能进行研讨和完结。
JPEG2000规范选用的是离散小波改换，具有紧缩率高和无边际效应等长处。文中的规划选用片上体系(System On Claip)计划，可完结对分辩率1024×1024图画的紧缩。在有用完结数据紧缩基础上，体系还具有较好扩展性。研讨使用FPGA完结图画数据紧缩，将紧缩算法映射到专用集成电路(ASIC)规划，具有十分宽广的商场使用远景。
1 基本原理
数字图画的紧缩便是用必定的规则对需求处理的图画数据进行改换和摆放，以尽可能少的数据信息来表明尽可能多的图画信息。图画的紧缩是经过编码算法来完结完结的。现在常用的紧缩办法有：图画改换技能、猜测紧缩、自适应紧缩等办法。
图画数据之所以能够进行紧缩，首要紧缩来源于以下2点：一是在图画数据中存在很多信息冗余；另一点是人类的视觉调查精度是有限的经过削减数据精度来完结图画紧缩。
在数字图画紧缩中首要有：编码冗余、像素相关冗余和视觉心思冗余。经过算法削减或消除冗余就能完结图画紧缩。别的依据人类视觉答应图画紧缩后与原始图画有失真。图画紧缩便是使用图画数据固有特性以及人类视觉特性，经过紧缩算法提取有用的数据信息，削减数据信息量，以便完结高效率的图画数据传输和存储。
2 体系结构
依据JPEG2000规范，一般来讲依据JPEG2000规范的数据紧缩体系首要由预处理、DWT、量化和EBCOT组成。组成结构如图1所示。
在参阅JPEG2000规范数据紧缩体系构架后，本文规划的数据紧缩体系首要包含预处理，小波改换，量化和嵌入式位平面编码4部分，体系结构如图2所示。
预处理：对图画源数据进行区分，分红tile巨细，之后进行DC位移和重量改换处理。
WDT：即小波改换把图画分化为空间频域子带具有能量更为会集，更好的紧缩功能，并且能够很好的消除分块现象的长处。离散小波改换的进步算法可削减内存需求，下降核算杂乱度。本文首要考虑进步紧缩功能，因而选用的是9／7离散小波改换进步算法。
量化：将小波系数进行量化处理，之后按码块巨细(32×32)贮存量化后的小波系数，选用动态内存操控体系(DMC)，下降小波系数缓存量。
EBCOT(Tier_1)：对输入的子带小波系数进行底层嵌入式块编，并输出算术编码比特流和块编码的核算信息给Tier_2。
EBCOT(Tier_2)：进行层生成及块信息编码，终究输出JPEG2000码流。
紧缩编码进程如下：原始图画数据经过预处理变成许多个色彩分片(component—tile)，每个分片经过小波改换后变成小波系数，量化后送入EBCOT进行编码和码率操控处理，为进步紧缩速率，嵌入式为平面编码(EBCOT)模块选用并行处理结构，别离完结对前级量化后的小波系数HL、HH以及LH和LL的处理，小波系数在经过EBCOT模块进行编码和码率操控处理后，终究得到的是契合JPEG2000规范格局的紧缩数据。
3 体系各组成模块的规划
本体系首要完结数据的紧缩处理，源图画经过预处理模块对图画源数据进行区分，分红tile(512×512)巨细，之后经过小波改换和EBCOT模块完结数据紧缩处理，输出紧缩码流。
3．1 预处理模块
因为原始图画数据较大，经过预处理模块能够大大下降数据对体系存储空间的要求。本文选用的预处理有：分片和电平平移，经过分片将原始图画分割成tile(512×512)巨细的区块，每个分片进行独立紧缩；电平平移使得图画数据关于零对称，有利于编码处理。
3．2 小波改换模块
选用离散小波改换对图画进行处理，得到图画的小波系数分为LL、LH、HL、HH 4个子带。经过级联，进行多级小波改换，小波系数中，高频数据重量表明图画中部分区域如图画的边际，低频重量表明图画中的低频信息如图画的布景信息。可见经过小波改换，即便比特率不高的情况下，也能确保图画中较多的细节信息。图画经过小波改换时可进行不同级数的编解码处理，从而得到具有不同空间分辩率的图画信息。为完结较好紧缩作用，需求对小波改换进行屡次层分化，首要分化办法有：Mallat、Spacl和Packet，如图3所示。
其间最为常用的分化办法为Mallat分化，每次分化真实对上一层的低频重量(LL)持续做Mallat分化，如图4所示。
一般来讲，大都设备是串行作业办法，图画数据遍及选用逐行的扫描办法，因而，在本文规划的数据紧缩体系中，图画数据以逐行扫描办法输入DWT改换模块，小波改换选用9／7有损紧缩，分化结构选用5层Mallat分化。
3．3 量化处理
人的视觉可分辩的图画是有必定规模的，因而经过恰当量化减小数据精度完结对紧缩。规划的量化步长决议了紧缩作用的好坏。对图画量化操作是有损紧缩，会发生必定的量化差错。量化后的图画数据都是由符号和幅值表明，量化后的系数在进行下一步的编码处理。
3．4 嵌入式块编码
在JPEG2000体系中，将量化后的子带区分红小的码块，以为码块间彼此独立，以码块为单元，进行嵌入式编码。嵌入式编码的基本思想是经过核算恰当的码流切断点，将紧缩生成的码流区分红若干子集，每一子集表明对源图画的一个紧缩。嵌入式码流可在恣意一处被切断，得到具有不同码率或质量的重构图画。
在本规划中，模块选用了并行处理的办法来进步处理才能，嵌入式块编码分为Tier1和Tier2两部分：
Tier1模块首要处理模块有：流程操控模块、比特平面编码、进程编码模块和算术编码模块，结构如图5所示。
作业流程是：首要，小波系数暂存于小波系数存储器中，然后进入EBCOT模块，对小波系数进行比特平面编码和进程扫描编码，进过处理的比特信息送入算术编码模块进行依据上下文的二进制算术编码。
Tier2模块首要功能模块有：率失真核算模块、码率操控模块和码流安排模块，结构如图6所示。
作业进程是：率失真模块完结编码块的失真率核算，传给后级模块，码率操控模块据此进行码流切断操控，之后给编码模块进行码流安排，不同子带方向上的码流兼并输出JPEG2000紧缩码流。
4 测验验证
文中规划的JPEG2000数据紧缩体系在FPGA开发板进步行了验证，终究成果显现，可支撑处理512×512巨细16灰度级的tile图画分片，码块巨细是32×32，完结对1 024×1 024的16灰度级的图画紧缩处理，输入是图画数据信息，输出是契合JPEG2000规范的紧缩码流。仿真时选用的作业时钟是50 MHz，关于1 024×1 024的16灰度级的图画完结16：1的紧缩率，成果显现需求大约1 s左右的时刻，满意规划要求。
5 定论
文中首要对JPEG2000规范进行了介绍，并详细分析了数据紧缩的完结原理，之后给出体系总体计划对各个模块进行了规划。由测验成果可知达到了规划要求，规划的IP核选用以离散小波改换(DWT)算法，具有显着的功能优势，可替代JPEG规范广泛使用于网络传输和无线通讯等范畴。但因为JPEG2000算法较为杂乱，体系的紧缩速率和紧缩比还有进步空间，因而需求进一步对算法进行研讨和改善，经过研讨其FPGA完结办法，映射为专用%&&&&&%，终究规划完结具有自主知识产权的JPEG2000数据紧缩IP核，具有重要研讨价值。
