依据本体系的规划要求，步迸频率要求设雹为100 KHZ，因而要求R分频器选用 128分频，行将RA0、RA1、RA2别离设置为0、1、0。在本规划中，由于fd直接输入fin，丽且步进是100 kHz，所以分频系数不会呈现小数，故可将A5~A0直接置o.因而，要操控MC145152，只需操控MC145152的NO～N9即可。这时，还应将双模分频器淘逻辑操控(CONTROL LOGIC)端MC设置为1。
16.2.3 FPGA illj控专用芯片的VHDL程序规划
依据体系的整体规划方案，FPGA测控专用芯片的输入信号有：FIN—被铡频率信号输入端：CLK——200 Hz.基准信号输入端;EN——ADDSUB的操控信号端口，在EN 的上升沿，ADDSUB可加载到FPGA：ADDSUB「1..0]——对MC145152的操控输入，当其为“00”时，将发射频率设定在25 MHz，当其为“01”时，每按一次升频键，发射频率以100 kHz添加，当其为“10”时，每按一次降频键，发射频率以too kHz W低，当其为“11”时，对FPGA不起作用：SEL[1..0]——输出挑选，当其别离为“00`“Dl`“10. Id II”时，输瑚为频率计数器的第0～7位、第8～15位、第16～23位、第IF～23位。输出信号有：CIR[9..0]—△MC145152操控信号输出口;DATA[7..0] FPGA到攀片机的数据输出冂，与单片机的PO口相连，由SEL[1..0]操控输出fi[dg容。其应完成的功用便是担任赭ffi;J MC145152和实时丈量压控振荡器输出信号的频率。
依据体系应完成的功用要求，FPGA测控专用芯片可分为两个相对独立的模块，一个模块担任操控MC145152，一个模块担任实时丈量压控振荡器输出信号的频率。
压控振荡器输出信号频率的实时丈量可按如下原理规划：体系上电时，FPGA输出250(二进制代码)至MC145152，该数值为振荡器频率的基值;当接收到单片机的升频步进信号后，内部信号“CONTROL”加1，送给MC 145152;同理，收到降频步进信号后，内部信号“CONTROL”减1，送给MC145152，这样就完成了对振荡器确定频率的调理。而压控振荡器输出信号频率的实时丈量可按如下原理规划：由于本体系所测频率规模会集在高频，因而可利用测定单位时刻内信号周期性重复的次数来测定频率，而且即使测的时刻较短，测验精度依然较高。在实践规划时，可将200 Hz的基准信号分频成50 Hz，每个周期测频一次，到50 Hz频率与200 Hz频率一起是负脉冲的时分清零，其他时刻计数，但只将正脉冲期间的计数值锁存，确保先锁存数据，再清零，守时时刻为0.01 s。单片机读出送出显现时，做了相应的小数点处理，如单片机读到的数为“123456”，则显现成“12.3456”，单位即为M。
依据以上规划思维，FPGA测控专用芯片可规划成五个模块，它们别离是：锁相环MC145152操控模块SXHKZ、测控信号产生模块CKXH、频率丈量模块PLCS、数据锁存模块SJSC和输出挑选模块SCXZ，整个体系组成框图如图1 所示。其间测控信号产生模块CKXH的作用是：将输入的200 Hz频率分频成两种互为反相的、频率为50 Hz的测控信号CLKIN和LOAD;频率丈量模块PLCS的作用是：在设守时刻里，进行频率的计数和清零：数据锁存模块SJSC的作用是：在LOAD的上升沿将频率的计数数值输出锁存，在CLKIN的第50个上升沿时将待显现的数值输出锁存，亦即测验的频率数据改写频率为50 Hz，改写时刻为O.02S，显现的数据改写频率为2 Hz，改写时刻为0.5S。
由于每0.02S数值就改写一次，显现时改写较快，人眼不易调查，所以将计数值隔500 ms锁存一次，再送出去，由单片机读出显现。
