电子工程师指从事各类电子设备和信息体系研究、教育、产品规划、科技开发、出产和办理等作业的高级工程技术人才。一般分为硬件工程师和软件工程师。
硬件工程师：首要担任电路剖析、规划;并以电脑软件为东西进行PCB规划，待工厂PCB制造结束并且焊接好电子元件之后进行测验、调试;
软件工程师：首要担任单片机、DSP、ARM、FPGA等嵌入式程序的编写及调试。FPGA程序有时属硬件工程师作业领域。
是人就会犯错，何况是工程师呢?尽管斗转星移，工程师们却常常犯相同的过错!下面，就请各位对号入座，看看自己有没有中招。
这些拉高/拉低的电阻用多大的阻值联系不大，就选个整数5K吧
点评：市场上不存在5K的阻值，最挨近的是 4.99K(精度1%)，其次是5.1K(精度5%)，其本钱别离比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只需1、1.5、2.2、 3.3、4.7、6.8几个类别(含10的整数倍);类似地，20%精度的电容也只需以上几种值，假如选了其它的值就有必要运用更高的精度，本钱就翻了几 倍，却不能带来任何优点。
这部分电路只需求求软件这样规划就不会有问题
点评：硬件上许多电气特性直承受软件操控，但软件是常常发生意外的，程序跑飞了之后无法意料会有什么操作。规划者应确保不管软件做什么样的操作硬件都不该在短时间内发生永久性损坏。
这点逻辑用74XX的门电路搭也行，但太土，仍是用CPLD吧，显得高级多了
点评：74XX的门电路只几毛钱，而CPLD至少也得几十块。本钱进步了N倍不说，还给出产、文档等作业增加数倍的作业。
这板子的PCB规划要求不高，就用细一点的线，主动布吧
点评：主动布线必定要占用更大的PCB面积，一起发生比手动布线多好多倍的过孔，在批量很大的产品中，PCB厂家降价所考虑的要素除了商务要素外，便是线宽和过孔数量，它们别离影响到PCB的成品率和钻头的耗费数量，节省了供货商的本钱，也就给降价找到了理由。
咱们这体系是220V供电，就不必在乎功耗问题了
点评：低功耗规划并不仅仅是为了省电，更多的优点在于下降了电源模块及散热体系的本钱、因为电流的减小也削减了电磁辐射和热噪声的搅扰。跟着设备温度的下降，器材寿数则相应延伸(半导体器材的作业温度每进步10度，寿数则缩短一半)
这些总线信号都用电阻拉一下，感觉定心些
点评：信号需求上下拉的原因许多，但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号，电流也就几十微安以下，但拉一个被驱动了的信号，其电流将达毫安 级，现在的体系常常是地址数据各32位，或许还有244/245阻隔后的总线及其它信号，都上拉的话，几瓦的功耗就耗在这些电阻上了(不要用8毛钱一度电 的观念来对待这几瓦的功耗)。
CPU和FPGA的这些不必的I/O口怎样处理呢?先让它空着吧，今后再说
点评：不必的I/O口假如悬空的话，受外界的一点点搅扰就或许成为重复振动的输入信号了，而MOS器材的功耗底子取决于门电路的翻转次数。假如把它上拉的话，每个引脚也会有微安级的电流，所以最好的方法是设成输出(当然外面不能接其它有驱动的信号)
这款FPGA还剩这么多门用不完，可纵情发挥吧
点评：FGPA的功耗与被运用的触发器数量及其翻转次数成正比，所以同一类型的FPGA在不同电路不一起刻的功耗或许相差100倍。尽量削减高速翻转的触发器数量是下降FPGA功耗的底子方法。
这些小芯片的功耗都很低，不必考虑
点 评：关于内部不太杂乱的芯片功耗是很难确认的，它首要由引脚上的电流确认，一个ABT16244，没有负载的话耗电大约不到1毫安，但它的目标是每个脚可 驱动60毫安的负载(如匹配几十欧姆的电阻)，即满负荷的功耗最大可达60*16=960mA，当然仅仅电源电流这么大，热量都落到负载身上了。
存储器有这么多操控信号，我这块板子只需求用OE和WE信号就能够了，片选就接地吧，这样读操作时数据出来得快多了。
点评：大部分存储器的功耗在片选有用时(不管OE和WE怎样)将比片选无效时大100倍以上，所以应尽或许运用CS来操控芯片，并且在满意其它要求的情况下尽或许缩短片选脉冲的宽度。
这些信号怎样都有过冲啊?只需匹配得好，就可消除了
点评：除了少量特定信号外(如100BASE-T、CML)，都是有过冲的，只需不是很大，并不一定都需求匹配，即便匹配也并非要匹配得最好。象TTL的输 出阻抗不到50欧姆，有的乃至20欧姆，假如也用这么大的匹配电阻的话，那电流就非常大了，功耗是无法承受的，别的信号起伏也将小得不能用，再说一般信号 在输出高电平和输出低电平时的输出阻抗并不相同，也方法做到完全匹配。所以，TTL、LVDS、422等信号的匹配只需做到过冲能够承受即可。
下降功耗都是硬件人员的事，与软件不要紧
点 评：硬件仅仅搭个舞台，唱戏的却是软件，总线上简直每一个芯片的拜访、每一个信号的翻转差不多都由软件操控的，假如软件能削减外存的拜访次数(多运用存放 器变量、多运用内部CACHE等)、及时呼应中止(中止往往是低电平有用并带有上拉电阻)及其它争对详细单板的特定办法都将对下降功耗作出很大的献。
这主频100M的CPU只能处理70%，换200M主频的就没事了
点评：体系的处理才干牵涉到多种多样的要素，在通讯事务中其瓶颈一般都在存储器上，CPU再快，外部拜访快不起来也是白费。
CPU用大一点的CACHE，就应该快了
点 评：CACHE的增大，并不一定就导致体系功用的进步，在某些情况下封闭CACHE反而比运用CACHE还快。原因是搬到CACHE中的数据有必要得到屡次 重复运用才会进步体系功率。所以在通讯体系中一般只翻开指令CACHE，数据CACHE即便翻开也只限制在部分存储空间，如仓库部分。一起也要求程序规划 要统筹CACHE的容量及块巨细，这触及到要害代码循环体的长度及跳转规模，假如一个循环刚比如CACHE大那么一点点，又在重复循环的话，那就惨了。
一个CPU处理不过来，就用两个散布处理，处理才干可进步一倍
点评：关于搬砖头来说，两个人应该比一个人的功率高一倍;关于作画来说，多一个人只能帮倒忙。运用几个CPU需对事务有较多的了解后才干确认，尽量削减两个CPU间和谐的价值，使1+1尽或许挨近2，千万别小于1。
这个CPU带有DMA模块，用它来搬数据必定快
点评：真实的DMA是由硬件抢占总线后一起发动两头设备，在一个周期内这边读，那儿些。但许多嵌入CPU内的DMA仅仅模仿罢了，发动每一次DMA之前要做 不少准备作业(设开始地址和长度等)，在传输时往往是先读到芯片内暂存，然后再写出去，即搬一次数据需两个时钟周期，比软件来搬要快一些(不需求取指令， 没有循环跳转等额定作业)，但假如一次只搬几个字节，还要做一堆准备作业，一般还触及函数调用，功率并不高。所以这种DMA只对大数据块才适用。
为确保洁净的电源，去偶电容是多多益善
点评：总的来说去偶电容越多电源当然会更平稳，但太多了也有不利要素：糟蹋本钱、布线困难、上电冲击电流太大等。去偶电容的规划要害是要选对容量并且放对当地，一般的芯片手册都有争对去偶电容的规划参阅，最好按手册去做。
信号匹配真费事，怎样才干匹配好呢?
点 评：信号发生反射的原因是线路阻抗的不均匀构成的，匹配的意图便是为了 使驱动端、负载端及传输线的阻抗变得挨近，但能否匹配得好，与信号线在PCB上的拓扑结构也有很大联系，传输线上的一条分支、一个过孔、一个角落、一个接 插件、不同方位与地线间隔的改动等都将使阻抗发生改变，并且这些要素将使反射波形变得反常杂乱，很难匹配，因而高速信号仅运用点到点的方法，尽或许地削减 过孔、角落等问题。
用户操作过错发生问题就不能怪我了
点评：要求用户严厉按手册操作是没错的，但用户是人，就有犯错的时分，不能说碰错一个键就死机，插错一个插头就烧板子。所以对用户或许犯的各种过错有必要加以维护。
这板子坏的原因是对端的板子出问题了，也不是我的职责
点评：关于各种对外的硬件接口应有满足的兼容性，不能因为对方信号不正常，你就歇着了。它不正常只应影响到与其有关的那部分功用，而其它功用应能正常作业，不该完全停工，乃至永久损坏，并且一旦接口康复，你也应立即康复正常。
咱们的体系要求这么高，包含MEM、CPU、FPGA等一切的芯片都要选最快的。
点评：在一个高速体系中并不是每一部分都作业在高速状况，而器材速度每进步一个等级，价格差不多要翻倍，别的还给信号完好性问题带来极大的负面影响。
最终讲一下电容小常识，也是工程师简单犯过错的。
为什么两个电容并联：
一是：同种类型的电容并联效果首要是扩容;
二是：不同种类型的电容并联一般是一个理性强、一个理性弱。
小容量电容高频信号易经过，大容量电容低频信号易经过。大电容在低频时能供给好的通路，而在高频时因为其寄生电感的存在阻抗将变大而无法供给滤波通路，所以大电容不能滤高频，而小电容在低频时阻抗太大而无法供给滤波通路，所以不能一起一电容滤高频和低频。
电容并联的优点：在于增大容值，减小容抗。并联数量越多，效果越显着，不过本钱就越高。 电解是用来滤低频，陶瓷是用来滤高频的。此外，电解有漏电电流，所今后边在接陶瓷来消除漏电流的。
在开关电源中，两个电容并联的效果为电容大的那个是用来滤波的，小的那个电容是用来消除大的电容在高频时发生的理性特性的!
电容的效果(四类常见)
1、滤波效果：在电源电路中，整流电路将沟通变成脉动的直流，而在整流电路之后接入一个较大容量的电解电容，使用其充放电特性，使整流后的脉动直流电压变成相对比较稳定的直流电压。
2、耦合效果：在低频信号的传递与扩大过程中，为防止前后两级电路的静态作业点相互影响，常选用电容藕合.为了防止信号中韵低频重量丢失过大，一般总选用容量较大的电解电容。
3、退耦电容：并接于扩大电路的电源正负极之间，防止由电源内阻构成的正反 馈而引起的寄生振动。
4、旁路电容：在交直流信号的电路中，将电容并接在电阻两头或由电路的某点跨接到公共电位上，为沟通信号或脉冲信号设置一条通路，防止沟通信号成分因经过电阻发生压降衰减。
