导言
CLPD(杂乱可编程逻辑器材)兼容了LPD(可编程逻辑器材)和通用门阵列的长处，具有编程灵敏、可完结较大规划电路的特色，一起具有规划开发周期短、规划制作成本低、开发工具先进、规范产品无需测验、质量安稳、可实时在线查验等长处，因而广泛使用于产品的原型规划和产品出产之中。
1、CPLD在测验体系中的效果
跟着计算机和微电子技能的迅猛发展，单片机技能被广泛使用到各种智能仪表、工业操控及家用电器操控范畴。可是它们在进步电路板的集成度、增强体系功用的一起也带来了许多测验和修理上的问题。传统的测验仪器和设备(如万用表、示波器、逻辑剖析仪等)已不能适应现代测验要求，更无法方便地确诊出体系的毛病地点，因而给一个产品的出产和保护带来了诸多困难。
为了进步确诊功率，咱们规划了一套根据虚拟仪器的单片机电路板毛病测验确诊体系。
本体系接口的硬件部分由仿真cPu、sRAM、RS232接口芯片、各种接插件加上中心操控电路构成(见图1)。关于中心操控电路能够考虑两种计划:一种是选用TL集成电路块如74LS573、74璐135、74LS24、74璐245等几十个芯片构成;另一种是选用CPLD构成。
下面临两种计划进行比较。
1)可靠性
CPL/DFPGA的可靠性极高，简直可将整个体系下载于同一芯片中，然后大大缩小了体积，易于办理和屏蔽，而传统的TTL器材数量多、体积大，由此带来的毛病危险大，可靠性低，毛病确诊困难。
2)可调整性
CPL/DFPGA能够通过软件编程而对其硬件的结构和作业办法进行重构，它选用先进的JTAc-ISP和在体系配置编程办法，在十SV作业电平下可随时对CPLD进行悉数或部分地在体系编程，其编程次数多达1万次，而传统竹L器材不能再改动其逻辑功用，即便规划有误也无法很快进行调整。
3)可移植性
由于开发工具的通用性、规划言语的规范化以及规划进程简直与所用CPLD的硬件结构没有关系，所以规划成功的各类逻辑功用块软件有很好的兼容性和可移植性，它简直可用于任何类型的CPLD中，而传统的TL器材底子不具有可移植性。
4)开发周期
由于相应的EDA软件功用完善而强壮，仿真办法快捷而实时，开发进程形象而直观，兼之硬件要素触及甚少，因而能够在很短时刻内完结十分杂乱的体系规划，而传统的TrL器材从规划原理图、印制地图到制板、调试至少需花几星期时刻，更不必说调试成功需花的时刻或许长达数月之久。
由以上比较能够看出，用CPLD完结体系硬件的中心操控电路愈加合理。CPLD的功用示意图见图2。
本测验体系中，cPLD的首要功用是切换wR、TxD和RxD这3根信号线，由于CPU在通讯状况和仿真状况时都要用到这3根信号线。当接口板在与PC机通讯时，这3个信号输人CPLD后输出为wRI、TXDI和RXDI;当CPU履行测验程序发送测验数据到被测板时，它们又从CPLD输出切换为WRZ、TxDZ和RxDZ。CPLD的别的一个首要作业是阻隔接口板上的邵口、咫口的地址数据线和ALE、PSEN等操控线，避免被测板上的毛病影响到本身作业。从图1能够看到，即OUT、P2OUT、ALEOUT，PSENOUT正是印口线、PZ口线、ALE线、PSEN线经阻隔后才送到仿真头的信号，而CPU的其他信号如PI口、T0，T1等则直接送到仿真头上。别的，输出信号AL是通过锁存的低地址信号线。测验成果的取回有3种办法:总线数据和SRAM、ROM的测验成果通过仿真头从邵OUT送人CPLD阻隔后由即口送入CPU;显现接口、键盘接口等接口数据通过ro针或16针扁平电缆插头从DATAI送人CPLD阻隔后也由印送人CPU;其他一些远离总线的电路节点则通过探针从DATAZ送人CPLD后再送人CPU。
2、CPLD的规划
CPLD的规划是硬件体系中最重要的一环。从需求运用的FO引脚和硬件资源考虑，决议选用Altera公司MAX700()S系列中的7128SLC84一15芯片。该芯片内部有128个逻辑块、64个FO引脚，PLCC封装，能够在+SV和+3.3V下作业。
硬件描绘言语悉数选用VHDL。这种言语的特色在于将一项工程规划或称规划实体(能够是一个组件、一个电路或一个体系)分红外部(或称可视部分)和内部(或称不可视部分)两部分，然后再规划实体的内部功用和算法。
如图2所示，在本测验体系中CPLD要完结以下功用:
a)用做单片机体系中的外部低地址锁存器，相当于74璐573。
b)用做通讯CPu和仿真CPU之间的切换开关。
由于接口板中的CPU在与PC机进行通讯时需求用到操控线TXD、RXD，在往SRAM中写数据时需求用到WR线，而在仿真测验用做仿真CPU时一切的3根总线均要提供给被测板，所以有必要对两种状况都要运用的操控线进行切换。切换的办法是在单片机的程序中履行几条指令，这类似于Flash的防误操作办法。向外部数据存储器地址FFFEH写数据9H，即
MOVXDPTR，#OFFFEH
MOVA，#99H
MOVX @DPTR，A
就能够将CPU切换到仿真状况。
往FFFFH写数据55H，即
MOVX DPTR，#OFFFFH
MOVA，#55H
Mov xnDPTR .A
就能够将CPU切换到通讯状况。
详细的原理是在CPLD内部用vHDL言语规划了一个切换开关。向FFFEH地址写9H，切换开关在WR下降沿检测到此刻的低地址为FEH、高地址为FFH、数据为9H时，就将WR信号输出到WRZ引脚，而WRI引脚输出为高阻状况;同理，往FFFFH地址写5H，则将WR信号输出到WRI引脚，而WRZ引脚输出为高阻状况。因而，每次切换须一起满意3个条件(低地址、高地址、数据)均相同。这样，当用做仿真CPU时提供给被测板的数据地址空间简直是全空间的，产生误切换的概率简直没有。
c)用做取回测验成果通道的切换开关。由于被测单片机电路板有或许不止一个FO接口，每个接口的测验数据都要由刊口送人单片机，这就需求一个切换开关来操控几条通路的数据输人以避免数据抵触。
选用的办法是给每个通路人为地分配一个程序存储空间地址，如键盘口为8082H、显现口为8083H、打印口为8084H等，运用MOVC指令来翻开通道，即
MOVDPrR，#8082H
CLRA
MOVC A，@DPTR+A
这是将键盘口的测验成果通过8针的扁平电缆取回。
MOV DPTR，#8083H
CLRA
MOVCA，@DPTR+A
这是取回显现口的数据，同理可取回其他口的数据。
详细原理是在CPLD中规划了一个多路转换开关，以键盘口为例，转换开关的条件是当PSEN为低，低地址为82H，高地址为80H时输人键盘口的数据，不理睬其他口的数据。
d)阻隔接口板与被测板上的邵口、PZ口及操控线。假如不阻隔两个板上的三总线，当被测板产生毛病必将影响接口板，使得接口板底子无法作业，更谈不上对被测板进行毛病确诊。PI口不必阻隔是由于PI口不属于三总线。
详细的作业原理是用CPLD模仿单片机内部即口的时序，即先送出低地址，再送出数据。剖析PO口读写外部数据存储器的时序可知，读周期中，低地址在ALE为高电平时送出，而数据在RD上升沿时读人;写周期中，低地址也在ALE为高时送出，外部器材在WR为低电平时翻开，确保数据在低电平时有用写人。
在后面波形图中能够看到时序契合数据的有用读人和送出。P1口没有特别时序要求，输人CPLD后直接输出。
e)直接驱动一个LED灯闪耀。通过计数AEL次数来翻转电平，这样能够判别CPLD或接口板上的单片机是否作业正常。
3、CPLD的仿真
在用VHDL言语完结CPLD的规划并编译经往后就能够进行波形仿真，仿真首要是验证规划的时序是否满意实践的运转状况，所以仿真的条件须大致模仿体系的实践作业条件。本体系模仿的条件是晶振为11.092MHz的单片机时序。
依照单片机写外部数据存储器的时序进行切换WR、RxD、TXD信号仿真，从仿真波形图上能够看出，在宣布切换到仿真CPU指令后WR入RxDZ、TxDZ能在下一个周期别离输出WR、RxD、TxD信号，而wRI、RXDI、TXDI都推迟几纳秒后变成高阻;同理，在宣布切换到通讯CPU指令后也能正确地切换。仿真图如图3所示。
依照单片机读外部程序存储器时序进行取I/0口数据仿真，从仿真波形图上也可看出，在宣布取I/0口数据的MOvc指令后，数据成果推迟一段时刻后开端出现在数据总线上，但只要在PSEN上升沿来到时数据还能坚持，CPU就能够有用读人。仿真图见图4。
别的，数据线、地址线的阻隔也比较抱负，可确保数据线上的数据有用写人外部器材和有用读入数据。
4、结束语
通过实践证明，本测验体系接口使用CPLD后大大简化了电路，进步了体系全体功能，使体系具有了集成度高、灵敏性强、可靠性高、易于晋级和扩展等特色。
