作者 Jens Sorenson Richard Anslow ADI公司
Jens Sorensen，ADI公司体系运用工程师，担任工业运用的电机操控解决方案，研讨方向：操控算法、电源电子和操控处理器;Richard Anslow，ADI公司产品运用工程师，担任工业运用阻隔接口解决方案，研讨方向：工业自动化、动力和军事航空航天运用的通讯接口与阻隔鲁棒性。
摘要：要点论述了选用ADI公司50 Mbps(25 MHz)ADM3065E RS-485收发器和ADSP-CM40x混合信号操控处理器的电机操控运用。
0 导言
旋转编码器广泛用于工业自动化体系中。此类编码器的典型运用是电力机械，其间编码器衔接到旋转轴，然后向操控体系供给反应。尽管编码器的首要用途是视点方位和速度丈量，但体系诊断和参数装备等其他特性也很常见。图1显现了一个电机操控信号链，其运用RS-485收发器和微处理器衔接肯定编码器(ABS编码器)从机和工业伺服驱动器主机，以完成对沟通电机的闭环操控。
伺服驱动器和ABS编码器之间的RS-485通讯链路一般要求最高达16 MHz的高数据速率和低传达推迟时序规范。RS-485线缆延伸长度最大值一般是50 m，但有时分也或许长达150 m。对数据通讯而言，电机操控编码器运用是具有挑战性的环境，因为电气噪声和长电缆会影响RS-485信号传输的完整性。
ADM3065E RS-485收发器规划用于在电机操控编码器之类恶劣环境中可靠地作业，并且具有增强的抗扰度和(IEC) 61000-4-2 ESD(静电放电)鲁棒性。
1 抗扰度
RS-485信号传输是平衡的差分式传输，自身便能抗搅扰。体系噪声均等地耦合到RS-485双绞线电缆中的每条导线。一个信号的发射与另一个信号相反，耦合到RS-485总线的电磁场互相抵消。这下降了体系的电磁搅扰(EMI)。此外，ADM3065E增强的2.1 V驱动强度支撑在通讯中完成更高的信噪比(SNR)。给ADM3065E添加信号阻隔可运用ADuM141D轻松完成。ADuM141D是一款选用ADI公司iCoupler®技能的四通道数字阻隔器。ADuM141D的作业数据速率最高可达150 Mbps，因而它合适与50 Mbps ADM3065E RS-485收发器一同作业(如图2)。直接功率注入(DPI)法丈量器材按捺注入到电源或输入引脚的噪声的才能。ADuM141D选用的阻隔技能已经过测验，契合DPI IEC 62132-4规范。ADuM141D抗扰度功能超越同类产品。ADuM141D在整个频率范围内坚持了超卓的功能，而其他阻隔产品在200 MHz至700 MHz频段呈现位过错。
2 IEC 61000-4-2 ESD功能
编码器到电机驱动器的暴露RS-485衔接器和线缆上的ESD是一个常见体系风险要素。与变速电力驱动体系的EMC抗扰度要求相关的体系级IEC 61800-3规范，要求最低±4 kV(触摸)/±8 kV(空气)的IEC 61000-4-2 ESD维护。ADM3065E超越了这一要求，供给±12 kV(触摸)/±12 kV(空气)的IEC 61000-4-2 ESD维护。图3所示为IEC 61000-4-2规范中的8 KV触摸放电电流波形与人体模型(HBM) ESD 8 KV波形的比照。从图4中能够看出，两个规范规则的波形形状和峰值电流是不同的。与IEC 61000-4-2 8 kV脉冲相关的峰值电流为30 A，相应的HBM ESD峰值电流比该数值的五分之一还小，为5.33 A。另一差异为初始电压尖峰的上升时刻，关于IEC 61000-4-2 ESD，上升时刻为1 ns，相较于与HBM ESD波形相关的10 ns时刻要快得多。与IEC ESD波形相关的功率值显着大于HBMESD波形的相应值。HBM ESD规范要求待测设备(EUT)饱尝3次正放电和3次负放电，而IEC ESD规范则要求10次正放电和10次负放电测验。与标称多种HBM ESD维护等级的其他RS-485收发器比较，具有IEC 61000-4-2 ESD额定值的ADM3065E更合适在恶劣环境中作业。
3 EnDat通讯协议
编码器运用的通讯协议有很多种，例如EnDat、BiSS、HIPERFACE和Tamagawa。尽管有差异，但编码器通讯协议在完成方面具有类似点。这些协议的接口是串行双向管道，契合RS-422或RS-485电气规范。尽管硬件层有相同之处，但运转每种协议所需的软件是绝无仅有的。通讯仓库和所需的运用程序代码均特定于协议。本文首要阐明EnDat 2.2接口主机侧的硬件和软件完成。
4 推迟影响
推迟分为两类：第一类是电缆的传输推迟，第二类是收发器的传达推迟。电缆推迟由光速和电缆的电介质常数决议，典型值为6 ns/m至10 ns/m。当总推迟超越半时钟周期时，主机和从机之间的通讯就会出毛病。对此，规划人员有如下挑选：
1) 下降数据速率;
2) 减小传达推迟;
3)在主机侧供给推迟补偿。
选项3可一同补偿电缆推迟和收发器推迟，因而是保证体系能以高时钟速率经过长电缆运转的有用方法。缺陷是推迟补偿会添加体系的复杂性。在推迟补偿不可行的体系中，或在电缆较短的体系中，运用传达推迟短的收发器具有显着的优势。低传达推迟使得时钟速率能够更高，并且不用在体系中引进推迟补偿。
5 主机完成
主机完成包含串行端口和通讯仓库。编码器协议并不兼容规范端口(例如UART)，故无法运用大多数通用微操控器上的外设。不过，运用FPGA的可编程逻辑能够在硬件中完成专用通讯端口，并支撑推迟补偿等高档特性。FPGA方法尽管很灵敏，能够针对详细运用进行定制，但也有缺陷。与处理器比较，FPGA本钱高，功耗大，并且上市时刻长。
本文评论的EnDat接口是在ADI公司的ADSP-CM40x上完成，后者是一款针对电机操控驱动器而开发的处理器。除了脉宽调制器(PWM)定时器、模数转换器(ADC)和sinc滤波器等用于电机操控的外设以外，ADSP-CM40x还有高度灵敏的串行端口(SPORT)。
这些SPORT能够仿真多种协议，包含EnDat和BiSS等编码器协议。因为ADSP-CM40x的外设很丰厚，所以它不仅能履行高档电机操控，并且能与编码器接口。换言之，无需运用FPGA。
6 测验设置
EnDat 2.2测验设置如图4所示。EnDat从机是Kollmorgen的一款规范伺服电机(AKM22)，EnDat编码器(ENC1113)安装在轴上。三对线(数据、时钟和电源线)将编码器衔接到收发器板。EnDat PHY上有两个收发器和用于编码器的电源。一个收发器用于时钟，另一个收发器用于数据线路。EnDat主机由ADSP-CM40x结合规范外设和软件而完成。发送端口和接纳端口均运用灵敏的SPORT完成。
EnDat协议包含多种长度不同的帧，不过这些帧全都根据相同序列，如图5所示。首要，主机发送指令至从机，然后从机处理指令并履行必要的核算。最终，从机将成果送回主机。
发送时钟(Tx CLK)由处理器ADSP-CM40x发生。因为体系推迟，来自编码器的数据在回来处理器之前会与发送时钟错相。为补偿传输推迟tDELAY，处理器还会发生一个接纳时钟(Rx CLK)，它比发送时钟推迟tDELAY。让接纳时钟与自从机收到的数据同相是补偿传输推迟的有用方法。
来自处理器的时钟信号是接连的，而EnDat协议规则，时钟只能在通讯期间施加于编码器。在所有其他时分，时钟线路有必要坚持高电平。为此，处理器发生一个时钟使能信号CLK EN，其被送至ADM3065E数据使能引脚。刚好两个时钟周期(2T)之后，主机开端在Tx DATA上宣布指令。
指令有6位长，随后是两个0位。为了操控收发器的数据方向，处理器在传输时将Tx/Rx EN方位1。
在从机预备呼应的一同，体系进入等候状况，主机持续施加时钟，但数据线无效。当从机预备就绪时，数据线接纳数据被拉高，然后当即发送呼应。收到n位呼应之后，主机将CLK EN信号设为低电平以中止时钟。与此一同，ENC CLK信号变为高电平。数据流为半双工式， ENC数据图为画在一同的收发数据流。
7 试验成果
图6显现了EnDat体系的测验成果。测验运用的时钟频率为8 MHz，推迟补偿经过接纳时钟相移完成。底部信号是来自EnDat主机的指令。此处显现的指令为“发送方位”，其前面是两个0，接着是六个1，最终又是两个0。该指令总共有10位。编码器的呼应是从顶部起的第三个信号。兼并数据线是从顶部起的第二个信号。最终，顶部信号是施加于编码器的时钟。
本文来源于《电子产品世界》2018年第5期第67页，欢迎您写论文时引证，并注明出处。
