误区一
以为差分信号不需求地平面作为回流途径，或许以为差分走线互相为对方供给回流途径。形成这种误区的原因是被外表现象利诱，或许对高速信号传输的机理知道还不行深化。虽然差分电路关于类似地弹以及其它或许存在于电源和地平面上的噪音信号是不灵敏的。地平面的部分回流抵消并不代表差分电路就不以参阅平面作为信号回来途径，其实在信号回流剖析上，差分走线和一般的单端走线的机理是共同的，即高频信号总是沿着电感最小的回路进行回流，最大的差异在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为首要的回流通路。
在PCB电路规划中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的仍是对地的耦合，所以差分走线的首要回流途径仍是存在于地平面。当地平面发生不接连的时分，无参阅平面的区域，差分走线之间的耦合才会供给首要的回流通路。虽然参阅平面的不接连对差分走线的影响没有对一般的单端走线来的严峻，但仍是会下降差分信号的质量，添加EMI，要尽量防止。也有些规划人员以为，能够去掉差分走线下方的参阅平面，以按捺差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗怎么操控？不给共模信号供给地阻抗回路，势必会形成EMI辐射，这种做法弊大于利。
所以要坚持PCB地线层回来途径宽而短。尽量不要跨岛（跨过相邻电源或地层的分隔区域。）比方主板规划中的USB和SATA及PCI-EXPRESS等最好不要有跨岛的做法。确保这些信号的下面是个完好地平面或电源平面。
误区二
以为坚持等间隔比匹配线长更重要。在实践的PCB 布线中，往往不能一起满意差分规划的要求。由于管脚散布，过孔，以及走线空间等要素存在，有必要经过恰当的绕线才干到达线长匹配的意图，但带来的成果必定是差分对的部分区域无法平行，其实间隔不等形成的影响是微乎其微的，相比较而言，线长不匹配对时序的影响要大得多。再从理论剖析来看，间隔不共同虽然会导致差分阻抗发生改变，但由于差分对之间的耦合自身就不显着，所以阻抗改变规模也是很小的，一般在10%以内，只相当于一个过孔形成的反射，这对信号传输不会形成显着的影响。而线长一旦不匹配，除了时序上会发生偏移，还给差分信号中引进了共模的成分，下降信号的质量，添加了EMI。
能够这么说，PCB 差分走线的规划中最重要的规矩便是匹配线长，其它的规矩都能够依据规划要求和实践运用进行灵活处理。一起为了补偿阻抗的匹配能够选用接纳端差分线对之间加一匹配电阻。 其值应等于差分阻抗的值。这样信号质量会好些。
所以主张如下两点：
运用终端电阻完成对差分传输线的最大匹配，阻值一般在90～130Ω之间，体系也需求此终端电阻来发生正常作业的差分电压；
最好运用精度１～2%的外表贴电阻跨接在差分线上，必要时也可运用两个阻值各为50Ω的电阻，并在中心经过一个%&&&&&%接地，以滤去共模噪声。
一般关于差分信号的CLOCK等要求等长的匹配要求是+/-10mils之内。
误区三
以为差分走线必定要靠的很近。让差分走线接近无非是为了增强他们的耦合，既能够进步对噪声的免疫力，还能充沛利用磁场的相反极性来抵消对外界的电磁搅扰。虽然这种做法在大多数情况下对错常有利的，但不是肯定的，假如能确保让它们得到充沛的屏蔽，不受外界搅扰，那么咱们也就不需求再让经过互相的强耦合到达抗搅扰和按捺EMI 的意图了。怎么才干确保差分走线具有杰出的阻隔和屏蔽呢？增大与其它信号走线的间隔是最底子的途径之一，电磁场能量是跟着间隔呈平方联系递减的，一般线间隔超越4 倍线宽时，它们之间的搅扰就极端弱小了，底子能够疏忽。此外，经过地平面的阻隔也能够起到很好的屏蔽作用，这种结构在高频的（10G 以上）%&&&&&% 封装PCB 规划中经常会用选用，被称为CPW 结构，能够确保严厉的差分阻抗操控（2Z0）。
差分走线也能够走在不同的信号层中，但一般不主张这种走法，由于不同的层发生的比如阻抗、过孔的不同会损坏差模传输的作用，引进共模噪声。此外，假如相邻两层耦合不行严密的话，会下降差分走线反抗噪声的才能，但假如能坚持和周围走线恰当的间隔，串扰就不是个问题。在一般频率（GHz 以下），EMI也不会是很严峻的问题，试验标明，相距500Mils 的差分走线，在3米之外的辐射能量衰减现已到达60dB，足以满意FCC 的电磁辐射规范，所以规划者底子不必过火忧虑差分线耦合不行而形成电磁不兼容问题。
