依据现场可编程门阵列 (FPGA) 中心的施行表现了先进的现代航空电子规划办法。这项技能具有着多种优势,如抛弃组件办理、下降规划危险、进步集成度、减小体积、下降功耗和进步毛病均匀间隔时刻(MTBF)等,吸引着用户将本来的体系搬迁到此项技能。MIL-STD-1553 的商场或许跟着这种趋势而昌盛起来;事实上,某些客户现已觉得这项技能的施行有点缓不济急。
MIL-STD-1553 中心带来了多种优点,它代表着完全告别了 ASIC 传统。FPGA 中参加一项知识产权中心,就获得了一种异乎寻常的特性,而成为一个十分专业的高档子体系。这为增强 MIL-STD-1553 的规划供给了千载一时的时机。
军用体系规划面对的问题
因为竞赛的压力和对最佳战斗性能无止境的寻求,军用航空电子从简略、独立的设备开展到现在以每秒百万位乃至更快的速度交流信息的高档智能体系网络。这也带来了有必要战胜的许多规划问题。
在要求高性能的军用规划中,每项规划都要削减空间、功耗和分量,满意这些要求至关重要。这项要求直接作用于芯片等级,单一芯片体积减小后对所需板卡的要求也会下降,然后下降了对封装外壳、固定元件、冷却器材乃至是电源的要求。相同,每多添加一个组件,都会添加一些引发毛病的时机。削减芯片数量的规划必定有助于缓解这些问题。
抛弃则是像 MIL-STD-1553 规划施行这类长时刻项目所面对的另一个问题。每个组件不管其是由国际最大的制作商供给,仍是来自于产值较小的专业供货商,都存在着抛弃的危险。单一来历的组件不光面对着被抛弃的危险,还有个长时刻价格保护的问题,特别是那些从原有项目承继的规划,这个问题更为显着。关于现已布置的体系,因为所触及的价值过高,应尽量防止因为抛弃组件而从头对体系进行验证。
表 1. 规划问题 — 航空电子总线结构 
当体系架构师指定一种体系规划时,必定会存在架构无法正确完成的某种危险。一个十分典型的问题是：经常在规划过程中或架构确认好久之后（如在集成阶段）,才知道需求有所改动。这些改动一般都会添加对架构的要求,并提出一些关于规划的常见问题,如：规划满足灵敏吗？能供给充沛的处理才能吗？功用在硬件和软件之间是否得以有用且高效地进行了区别？能到达要害时刻要求吗？
抱负情况下,所选定的架构应功用强壮、运用灵敏,足以在初始布置阶段就将危险降到最低,并且供给了一个答应体系跟着时刻开展的渠道。
抱负条件下,一个 MIL-STD-1553 规划师能够选用传统的技能,运用有多个来历的 COTS 组件来处理这些问题。这种由许多商场供给的组件在性价比上有显着的优势。假如 MIL-STD-1553 规划师也能够选用使手机如此遍及、掌上电脑这样物美价廉、整个工业化国际都运用网络通讯的相同技能,该有多好！现在愿望已成实际 — 幸亏有了“知识产权”(IP) 技能。
MIL-STD-1553 简介
请看一下数据传输途径,即图 1 中的 MIL-STD-1553 总线结构。MIL-STD-1553 是一种界说数据总线的电子和协议特色的军用规范。作为一种在军用和商用范畴广泛运用超越 25 年之久的总线,并且契合 MIL-STD-1553 规范,它能以 1 百万比特/秒的速率高度准确、极为可靠地传输数据。 
图 1. 典型的 MIL-STD-1553 总线结构 — 将“总线操控器”、“总线监视器”和“长途终端” (RT) 相衔接的总线。每个 RT 都将一个子体系 (LRU) 衔接到总线。
依据 MIL-STD-1
553 规范的规则,总线结构由三个不同的硬件组成：
· 总线操控器 — 总线操控器是总线上仅有答应在数据总线上宣布指令,并担任引导数据总线中数据流的硬件设备。假如一起有几个终端能够完成总线操控器的功用,同一时刻内只能有一个处于活动状况。
· 总线监视器 — 总线监视器是一个能够监控总线上信息交流的终端。它能够用于飞翔测验记载、飞翔毛病诊断、保护记载与任务分析,一起还可作为一个备用总线操控器,它有满足的信息能够顶替总线操控器。但是,总线监视器是一个被迫的设备,它不能陈述所传输信息的状况。
· 长途终端 — 每个长途终端都包含在数据总线和子体系间传输数据一切必要的电子器材和支撑性中间件。关于 MIL-STD-1553,子体系便是所传输数据的发送者和接收者。这些终端不能作为总线操控器或总线监视器运用。
MIL-STD-1553 体系施行
像其它军用网络技能相同,航空电子商场中的 MIL-STD-1553 测验和仿真施行也阅历了从巨大的 DEC Unibus 卡到 19 英寸的经过机架装置的组件,又开展到用于 VME 和 PCI 体系上的较小、较为集成的多通道背板,现在又呈现了更小、集成度更高的 PCMCIA 接口。图 2 描绘了专用的 MIL-STD-1553 ASIC 芯片制作商的施行从离散的协议和收发器芯片组精简到单一的体积小、功耗低的 ASIC 的开展过程。 
图 2 — 依据中心的体系开展过程 — 曩昔 25 年来,航空商场阅历了敏捷的技能进步,使 MIL-STD-1553 体系的体积明显减小。
曩昔,典型的 MIL-STD-1553 体系一般都由多个 COTS 组件构成。MIL-STD-1553 I/O曩昔一般由单一来历的带有内部处理功用的 ASIC 供给,这种内部处理可供给音讯处理与缓冲以及对 MIL-STD-1553 比特流进行编解码等。ASIC 中或许含有也或许没有向 MIL-STD-1553 总线供给物理接口的收发器组件。每个 ASIC 为一个双冗余 MIL-STD-1553 通道供给此功用,所以支撑多个 MIL-STD-1553 通道的体系就需求多个 ASIC 和收发器。与每个 MIL-STD-1553 总线的衔接是经过板载变压器完成的。最终,由一个或几个可编程的 FPGA 设备将 MIL-STD-1553 ASIC 衔接到主体系,并供给更多的体系功用,如其他 I/O、存储器拜访 和处理器接口等。
FPGA 有多种密度,一般以逻辑单元或门来衡量。它们有多种形式架构,供给了丰厚的 I/O 引脚可供运用。FPGA 还可供给内部存贮器。例如,当时由Xilinx 推出的一流的 FPGA 存贮容量比三年前约添加了 10 倍。并且还进步了内部速度,下降了本钱。
现代 FPGA 海量的存贮和功用使其成为 MIL-STD-1553 规划最抱负的挑选。其间心为预先界说的、且经过测验的功用,这些功用能够运用到 FPGA 规划中。促进工程师们为 MIL-STD-1553 施行挑选 IP 规划的原因有许多,其间包含：
抛弃部件办理 — 使用 IP 中心能够明显地下降抛弃的危险。规划师不会捆绑于某一个特定的部件、乃至是 FPGA 制作商。这与随时或许会被抛弃的单一来历的专用 MIL-STD-1553 协议 ASIC和处理器（及其制作办法）形成了明显的比照。对电路施行 FPGA后,规划可移值到最新的 FPGA 中,一般都无须改动其功用,削减了对软件的修正（一般是项目中本钱最大的部分）。
减小体积、进步可靠性、下降功耗和分量 — 将多种功用,包含处理器、I/O、MIL-STD-1553 和背板电路归纳到单一的 IC
中,可明显地削减部件数量、板卡空间和热负荷。这样就添加了可靠性,从而进步了 MTBF。削减部件数量能够下降飞翔设备体系对分量、空间及功耗的需求。如图 3 所示,规划人员能够将多种功用归纳到单一的逻辑设备中,削减了部件的数量和体积。
下降本钱 — 因为施行了 FPGA 中心,出产和生命周期的本钱会跟着时刻而下降。FPGA 价格向来是跟着项目的进行而明显地下滑,而 AS%&&&&&% 在长时刻的出产过程中价格却会上涨。许多航空电子体系现已在其规划中选用了 FPGA,一个 MIL-STD-1553 中心实例能够轻松地融入现有的芯片或同系列的其他更密布的芯片中。单一 FPGA 中会集了多通道实例可进一步节约本钱,只因为单一 FPGA 内能够包容多个通道接口。 
图 3 — 单一芯片上的多个实例 — MIL-STD-1553 技能,如 Condor Engineering的 FlightCORE,支撑将多个通道集成在单一的芯片中。
便于从头编程 — 因为支撑对现场硬件的从头编程,中心的施行明显下降了规划危险。假如体系需求发生改动,或许要修正一个错误时,依据 FPGA 的规划能够在软件的操控下进行晋级。这种灵敏性还能够在硬件结构完成后,在硬件和软件间从头区别功用。例如,假如在集成阶段发现软件不能有用地呼应一个实时事情,能够将该功用下移到 FPGA 等级,这样就将原由软件完成的功用转化为硬件功用。
习惯多种机体 — 灵敏、可从头编程的处理方案适于为多种机体构架或针对多用途根底规划的飞航测验线上可更换件 (LRU)。因为 USAF和 NATO 的多种机体选用从 MIL-STD-1553B 规范分离出来的协议,所以多种机体的 LRU 需求灵敏、可编程的规划。某些规划施行了经过特别的子地址或形式代码协议进行寻址扩展的数据集。许多固定翼和可旋转翼飞机一起选用了较老的 MIL-STD-1553A 和 MIL-STD-1553B LRU,这就要求总线操控器和总线监视器能够处理不同的协议。
对 MIL-STD-1553 体系规划选用依据中心的施行
现代 FPGA 的强壮功用使其成为 MIL-STD-1553 规划的抱负挑选,这便是 Condor Engineering 推出 FlightCORE 的原因。FlightCORE 是一种答应规划人员在各种 Altera 和 Xilinx 的 FPGA中轻松完成无版权的实例化规划的 MIL-STD-1553 IP。大都情况下,使用Xilinx 归纳技能 (XST) 或 Altera Quartus II 集成归纳技能 (QIS),FlightCORE 1553 能够在两天内成功地集成。如图 4 所示,用户只须将 Condor Engineering 的 IP 中心与其本身逻辑和 Condor Engineering 的单个化模块 (3mm x 3mm) 集成,即可完成高性能的 MIL-STD-1553规划。FlightCORE 还答应开发人员挑选存储器的巨细以刚好地与其体系需求相匹配。图 4 还显现了能够施行内部存贮和/或外部双端口随机存贮器。该产品还供给了 Manchester II 编码与解码、音讯协议验证与合法化及为接口操控和编程施行简略的同享存贮架构等一切的必要组件。只需添加外部收发器即可,如规范的 COTS MIL-STD-1553 或 RS-485 收发器。 
图 4 — 丰厚性 — 因为 Condor Engineering FlightCORE 供给了同步总线操控器、单一长途终端和总线监视器运转形式,所以它可担任这三种人物。
单一芯片上会集多个实例
相似 Condor Engineering 的FlightCORE 这样的 MIL-STD-1553 处理方案需求少数的 FPGA 资源,约为 3,000 个逻辑单元,148K 比特的内存和不到 20 个的引脚（不包含外部主存总线）。较小的体积使在单一芯片上放置多
个彼此独立的实例成为或许,如图3 所示,某些程序能够在单一 FPGA上会集 8 到 10 个实例。
定论
FPGA 与其包容的“知识产权”使规划人员能够对 LRU 进行修正或专门规划,以习惯不同的航空电子通讯、武器体系和一日千里的晋级之间的细小差异。像 Condor Engineering 的 MIL-STD-1553、1 兆和10 兆的FlightCORE IP 这样的通讯中心,供给了一种直接而灵敏的办法,可有用地处理日益增长的功用和抛弃问题。
