跟着微电子技术的开展，运用FPGA技术开发的信号处理体系在各种职业中得到了广泛的运用。VGA是IBM公司在1987年随PS/2机一同推出的一种视频传输规范，具有分辩率高、显现速度快、色彩丰厚等长处，在五颜六色显现器范畴得到了广泛的运用。选用FPGA规划VGA操控器也是近几年研讨的一个热门，这种办法规划的显现体系，在不运用VGA显现卡的状况下，完结图画的显现和操控，具有成本低、结构简略、运用灵敏的长处。现在关于这方面的研评论文首要会集在显现原理的介绍、FPGA规划VGA时序操控器[1-2]以及图画显现办法[3-4]上，至于波形的显现办法首要会集在核算机上经过显卡完结，运用FPGA而无需显卡的VGA显现波形的评论比较罕见。本文依据VGA显现原理，介绍两种VGA显现波形的办法，给出了两种波形显现办法的流程图，一起针对波形显现中呈现的不安稳性提出了一种安稳显现波形的战略，并给出了VGA显现的成果波形。显现办法运用Verilog HDL 言语作为逻辑描绘手法，在QuartusII软件环境下运用Stratix II系列的FPGA芯片完结。
1 VGA显现原理
常见的五颜六色显现器一般由CRT构成，五颜六色由R、G、B三色组成。选用逐行扫描的显现办法，阴极射线枪宣布的电子束打在涂有荧光粉的荧光屏上，发生R、G、B 三基色，最终组成一个五颜六色图画。
关于图画的显现，能够运用行、场同步信号的计数器，在显现可视区间内依照图片的巨细划定行和列的开端坐标和中止坐标，当扫描点在图画显现区域内时，依据扫描点在图画显现区中的相对坐标方位，核算得到当时要显现的图画像素点在图画存储器中的地址，然后读取显现。
如图1所示，x表明行计数器的计数值(行坐标)，y表明列计数器计数值(列坐标)，显现的分辩率为H×V，(x,y)为显现区域内的恣意一像素点。波形显现区域的巨细为M×N，开端点为(m0,n0)，(m,n)则为扫描点在波形显现区域中的相对坐标。当扫描点抵达波形显现区域时， 即满意以下联系：
则有m=x-m0,n=y-n0；此刻，能够将m作为波形存储器的地址，取出波形数据进行显现，波形存储器的巨细能够设置为大于或等于M。
2 波形显现办法
在这里评论两种波形显现的办法。假定存储在波形RAM中的数据为x(k)，(m,n)为扫描点在波形显现区域中的相对坐标。
办法一：如图2(a)流程所示，当扫描点进入波形显现区域时，开端读取波形RAM中的数据，将读出的数据x(k)与当时扫描点在波形显现区域中的纵坐标n或许N-n作比较，假如持平则显现，不然不显现。图2(b)所示为办法一显现的作用图。
办法二：如图3(a)流程所示，当扫描点进入波形显现区域时，开端读取波形RAM中的数据，将当时扫描点在波形显现区域中的纵坐标n或许N-n与读出的当时数据x(k)和上一个波形数据x(k-1)进行比照，假如扫描点刚好处于这两个值之间则显现，不然不予显现。图3(b)所示为办法二显现的作用图。
3 显现操控器规划
VGA显现操控器须供给R、G、B三基色图画信号，HS行同步信号和VS场同步信号。因为VGA接口显现器仅能处理串行模仿信号,因而，VGA操控器所发生的信号经D/A转化器将数字信号转变为模仿信号后发送给显现器运用。VGA显现器正确、完好地显现数字图画包含时序的构建和数字图画信息的模仿化两个方面。据此体系硬件完结框图如图4所示,体系硬件由ADC操控模块、波形安稳操控模块、RAM存储模块、VGA操控模块组成。在ADC操控模块的操控下将A/D转化器转化后的数字信号经波形安稳模块处理后,存入数据缓存器RAM内，然后VGA操控器在驱动显现器的时分，读取数据缓存器中的数据进行显现[5]。一般VGA显现器显现的数据量较大，而FPGA内置的片内存储器资源很难满意存储量的需求，因而，一般都需求经过外接存储器进行扩展，关于图画等大数据量处理体系一般选用SDRAM进行扩展[6]，本体系只进行波形的显现，不进行数据处理等操作，故片内存储器满意满意运用要求。
需求阐明的是，信号的A/D收集时钟选为125 MHz，而VGA的显现规范挑选的是视频电子规范协会VESA(Video Electronics Standards Association)即为1 280×1 024@60 Hz，故像素时钟为108 MHz。为了发生这两种时钟，在FPGA片外接100 MHz的晶振，运用FPGA内部两个锁相环经倍频后得到。关于不一起钟速率之间的数据交换, 一般会经过运用FIFO进行缓冲，本文运用双端口RAM进行缓存，装备为一个读端口和一个写端口，两个端口具有各自独立的时钟(别离为108 MHz和125 MHz)， 规划简略的操控时序就可完结数据的正确读写。
3.1 存储数据宽度的挑选
一般ADC的分辩率为12 bit或许14 bit,支撑补码办法表明,数字信号表明的最大规模为4 096或许16 384，而实践的显现器的分辩率远远小于此值,常见的有640×480、1 024×768、1 280×1 024等。因而依据显现波形区域的巨细，存储在显现缓存器中数据宽度能够减缩，例如波形显现区域的巨细为1 024×512，选用横向显现，则可将显现数据的宽度截取为9 bit，这样一来最大值不会超越511，避免了数据值较大而无法显现的状况。本文中所选用的波形显现区域巨细为1 024×768，即M=1 024，N=768，显现数据截取为10 bit，但需注意，并不是从收集进来的数字信号直接截取。为了避免数据较大而溢出波形显现区域，作如下处理：首要从ADC收集进来的数据别离截取9 bit和8 bit,然后将截取后的两个数据进行相加，成果为10 bit数据，其最大值不会超越768，这样就避免了显现溢出而导致的波形显现失真。
3.2 安稳显现波形战略
因为体系收集的时钟与VGA显现的像素时钟不同，一般都会选取部分数据进行显现，而其他的数据将会被丢掉，因而怎么选取数据变得尤为重要，假如选取不合适，会构成显现波形闪烁，无法分辩。为了使显现的波形安稳，在数据收集时进行了预处理：首要判别扫描点是否在波形显现区域内，假如在，则读取波形RAM中的数据并显现；不然对收集进来的信号进行基准点检测，当检测到基准点时，开端向波形RAM中写数据，写满时中止写入，然后边收集的信号悉数丢掉。运用这种办法，显现的基准点坐落显现区域最左边线，而一般需求将显现的基准点移至显现区域的中心方位。关于这种办法的完结计划是：首要定制大于或等于2倍于显现宽度巨细的波形RAM，当扫描点不在波形显现区域中时，开端将收集的数据进行存储。当数据存储地址大于显现区域宽度一半时，开端检测基准点，一起将收集的数据持续写入波形RAM中，检测到基准点时，将此点对应的数据地址tadd保存起来，然后持续存储直至存满中止。当扫描点抵达波形显现区域时，从地址radd开端读取数据进行显现，这样就到达了意图。其间地址radd的核算公式为：
需求阐明的是,以上介绍的安稳显现波形战略，存储器资源占用很少,许多收集的数据将会被丢掉。当VGA操控器以像素时钟读取波形RAM时，从ADC收集进来的数据不会写入波形RAM,以坚持波形的完好性；当VGA操控器不读取波形RAM时，ADC收集进来的数据以收集速率写入波形RAM中，直到写满后中止。关于本体系规划，当VGA操控器不读取波形RAM时，能够保证波形RAM写满完好一帧数据。当n0≤y≤n0+N成立时，需求的时刻为1 280×768÷108 MHz≈9.102μs，对波形RAM不进行写入操作。不满意时，需求的时刻为1280×256÷108 MHz≈2.427 μs；假如波形RAM的巨细为2 KB，收集速率为125 MHz， 则写入波形RAM的时刻为2048÷125 MHz≈16.384 ns，可见关于波形RAM有满意的时刻进行写入操作。以上剖析均没有考虑消隐所用的时刻。
3.3 VGA时序
在VGA 接口协议中，不同的显现形式都有严厉的工业规范、不同的分辩率或不同的改写频率，故其时序也不相同[7]。VESA的规范参阅显现时序如图5所示,B为行同步信号,占用112个像素时钟周期，C为行消隐后肩， E为行消隐前肩，D为有用数据显现期；P为场同步信号，占用3个行周期，Q为场消隐后肩，S为场消隐前肩，R为行有用显现期。在逐行扫描状况下，1 280×1 024分辩率有用显现区域为每行1 280个像素,一场1 024行，实践考虑到行消隐和场消隐时刻的影响，实践分辩率为1 688×1 066。场同步信号VS用来确认一帧图画的开端和完毕时刻，保证图画数据从左到右、从上到下扫描，以构成一幅幅图画。行同步信号HS标志着一行像素的开端和完毕，使图画数据显现在屏幕从左到右的有用区域。
首要依据改写频率确认主时钟频率，然后由主时钟频率和图画分辩率核算出行总周期数，再把同步、消隐各时序段的时刻依照主计数脉冲源频率折算成时钟周期数。在FPGA中运用计数器，以核算出的各时序段时钟周期数为基准发生不同宽度和周期的脉冲信号，运用它们的逻辑组合发生视频DAC的操控信号和VGA接口的同步信号。
4 试验成果及剖析
对本文说到的波形显现办法进行了试验验证，别离对收集的正弦波和方波进行两种办法的显现。图6(a)为办法一显现的方波，能够看出，办法一关于改变比较峻峭的波形显现，会呈现许多虚点，视觉作用欠安，不利于显现波形改变峻峭的波形。图6(b)为办法二显现的方波，这种办法关于恣意波形的显现都具有很好的显现作用，不存在办法一中说到的波形不接连状况，视觉上到达滑润的作用。由此可见，办法二显现的波形线条明晰，合适各种波形的显现，比办法一显现的波形视觉作用更好。
本文针对VGA显现波形的漂亮性要求，首要在介绍VGA显现原理和时序操控器的规划办法的基础上研讨了波形存储器的数据宽度挑选以及一种波形安稳显现的战略，然后探讨了两种VGA显现波形的办法，榜首种办法能够显现“改变缓慢”的波形，关于“比较峻峭”的波形显现不接连，作用欠安；第二种办法关于恣意一种波形都能够接连地显现，具有很好的视觉显现作用。本文所述的波形显现办法为新式示波器的规划供给了规划思路。
