1 导言
CPLD ( Complex Programmable Logic Device ) 是新式的可编程逻辑器材，与传统ASIC比较，具有规划开发周期短、规划制作本钱低、开发东西先进等长处，特别适合于产品的样品开发和小批量出产。传统的数字电压表多以单片机为操控中心，芯片集成度不高，体系连线杂乱，难以小型化，特别在产品需求发生变化时，不得不从头布版、调试，增加了出资危险和本钱。而选用CPLD进行产品开发，能够灵敏地进行模块装备，大大缩短了开发周期，也有利于数字电压表向小型化、集成化的方向开展。
2体系原理及组成
体系组成原理框图如图1所示。体系的操控中心是一片CPLD芯片，它由三个功用模块构成： A/D转化时序操控模块、码制改换模块以及显现操控/驱动模块。三个模块的功用别离为宣布操控信号发动A/D转化及读取采样值、对AD采样值进行码制转化、宣布操控信号驱动LED/LCD显现相应数据。 
体系作业原理：丈量信号经过信号预处理，改换为0～2.5V规模内的有用信号后送入A/D转化电路中，然后A/D转化时序操控模块宣布操控信号，发动A/D转化器进行转化，A/D采样得到的数字信号在码制改换模块中转化为相应的显现代码，最终经显现操控/驱动模块宣布操控与驱动信号，推进外部的显现模块（LED/LCD）显现相应的数据。
3CPLD功用模块规划
智能数字电压表的操控中心CPLD的三个功用模块皆用VHDL言语编程完结，下面首要介绍CPLD的三个功用模块的规划。
3.1 A/D转化时序仿真模块AD_CONTROL
ANALOG DEV%&&&&&%ES公司出产的AD7715是一片16位的∑-Δ ADC%&&&&&%。它的首要特性有：3V/5V作业电压，单／双极性输入；可编程改动增益为1，2，32，128倍；在单极性输入状态下模仿电压输入规模答应为0～20mV, 0～80mV, 0～1.25V, 0～2.5V不等（有利于进步精度）；三线串行接口；支撑差分输入；低功耗（450 mF [email=Max@3V]Max@3V[/email]）。在本体系中AD7715的作用是将0~2.5V的输入模仿信号转化为16位的高精度的数字信号供CPLD处理。AD_CONTROL模块用于操控AD7715的发动、读、写等操作。规划的AD_CONTROL模块如图2所示，其VHDL言语的ENTITY界说部分如下： 
如图所示，二者的接口信号线直接衔接并由AD_CONTROL模块模仿发生AD7715芯片的各个接口信号，完结ADC的发动、读、写操作。AD7715的作业形式由内部寄存器（Communications Register，Setup Register，Test Register，Data Register）中的操控字决议。内部寄存器的数据写入和读出都由CS，DRDY，SCLK信号操控。当 AD7715被拜访时，SCLK脚应呈现一次带上升沿的高电平，其时钟频率应为9.2kHz。这是要害信号，其他信号均以此信号作为时基。因而，CPLD中的AD_CONTROL模块的功用之一便是供给SCLK 以及其他信号的严厉时序。图3、图4别离为AD_CONTROL模块读、写AD7715时序图。
3. 2 码制改换模块DATA_CONVERSION
在此码制改换模块DATA_CONVERSION中首要完结的功用是将AD采样送来的16位的二进制数转化为可被LED/LCD辨认的七段LED显现码或字符型LCD码。在本体系中此模块包含了这两种转化功用以习惯显现端不同的装备。为了到达这一意图，首要要将16位二进制码改换为BCD码，然后再别离进行转化，得到七段显现码及字符型码。在此模块中各个BLOCK部分的码制改换的VHDL程序可经过WHEN-ELSE句子进行查表来完结。转化的进程如图5所示。 
3.3 显现操控及驱动模块DISL_DRIVE
电压值的显现可由LED或LCD完结。在本体系中关于电压值的显现分为mV和V两档，所以需求在后面加上单位来清晰，且本体系为低功耗体系，若用LED则功耗相对过大，所以选用了一块8×2字符型液晶显现模块MDSL81809-03，完结了低功耗，并且可带单位双排显现，字体美观大方。 DISL_DRIVE示，整个电路非常简练。体系作业进程首要由 CPLD对AD7715及LCD进行初始化，然后当有输入信号V i（0～2.5V）到AIN+端后，由CPLD经过接口向AD7715的寄存器中写入操控字，使其对输入的模仿信号进行转化，变为16位的数字信号送到DOUT端，由CPLD经过码制改换等处理后，再经过与LCD的接口驱动并发送数据，将电压值及单模块与LCD的接口如图6所示。图中LCD的RS端需输入方波驱动，这可由CPLD编程供给。当AD7715采样完结后,由DATA_CONVERSION模块将采样数字信号转化为LCD可辨认的字符型数据后，送至DISL_DRIVE模块，再由其驱动LCD，将字符型数据送到LCD的D0~D7端，完结显现。 
4体系规划和逻辑仿真
CPLD的三个功用模块用VHDL言语描绘，进行归纳仿真后衔接起来的体系电路原理图如图7所位显现在LCD上。
本体系选用的CPLD芯片为ALTERA公司的EPF10K10LC84-4芯片，逻辑门数为10000门，用MAX+PLUSⅡ10.0软件东西开发。规划输入完结后，进行全体的编译和逻辑仿真，然后进行转化、延时仿真生成装备文件，最终下载至CPLD器材，完结结构功用装备，完结其硬件功用。
5 总结
本体系是用CPLD完结的智能数字电压表。跟着EDA技能的广泛应用，CPLD已成为现代数字体系规划的首要手法，CPLD现在正朝着更高速、更高集成度、更强功用和更灵敏的方向开展。
