关于ARM9中的协处理器CP15及MCR/MRC指令

在根据ARM的嵌入式使用体系中，存储体系通常是经过体系控制协处理器CP15完结的。CP15包括16个32位的寄存器，其编号为0~15。

拜访CP15寄存器的指令

MCRARM寄存器到协处理器寄存器的数据传送

MRC协处理器寄存器到ARM寄存器的数据传送

MCR指令和MRC指令只能在处理器形式为体系形式时履行，在用户形式下履行MCR指令和MRC指令将会触发未定义指令的异常中断。

MCR指令

MCR指令将ARM处理器的寄存器中的数据传送到协处理器寄存器中。假如协处理器不能成功地履行该操作，将发生未定义的指令异常中断。

指令语法格局

MCR{}

，< opcode_1>，,,{,}

MCR{} p15，0，,,{,}

其间，为指令履行的条件码。当疏忽时指令为无条件履行。

< opcode_1>为协处理器将履行的操作的操作码。关于CP15协处理器来说，< opcode_1>永远为0b000，当< opcode_1>不为0b000时，该指令操作成果不行预知。

作为源寄存器的ARM寄存器，其值将被传送到协处理器寄存器中。

作为方针寄存器的协处理器寄存器，其编号或许是C0，C1，…，C15。

和两者组合决议对协处理器寄存器进行所需求的操作，假如没有指定，则将为为C0，opcode_2为0，不然或许导致不行预知的成果。

Function Data instruction Invalidate TLB(s) SBZ MCR p15,0,Rd,c8,c7,0 Invalidate I TLB SBZ MCR p15,0,Rd,c8,c5,0 Invalidate I TLB single entry (using MVA) MVA format MCR p15,0,Rd,c8,c5,1 Invalidate D TLB SBZ MCR p15,0,Rd,c8,c6,0 Invalidate D TLB single entry (using MVA) MVA format MCR p15,0,Rd,c8,c6,1