摘要
数据转化器是通讯体系中的重要元件，构成模仿传输前言(如光纤、微波、射频和FPGA及DSP等数字处理模块)之间的桥梁。体系规划师一般侧重于为运用挑选最合适的数据转化器，在向数据转化器供给输入的时钟发生器件的挑选上往往罕见考虑。目前市场上有功能特点截然不同的很多时钟发生器。但是，假如不慎重考虑时钟发生器、相位噪声和颤动功能，数据转化器、动态规模和线性度功能或许遭到严峻的影响。本文将详细评论时钟发生器、相位噪声和颤动对数据转化器(ADC和DAC)的动态规模和线性度的影响。文中迁就时钟颤动对转化器SNR的影响进行理论剖析，一起介绍运用ADI高功能时钟发生器得到的仿真成果。
ADI开发了一个共同的高功能时钟分配和时钟发生产品体系，使体系规划师能够完成数据转化器的最佳功能。HMC1032LP6GE和HMC1034LP6GE为SMT封装时钟发生器，是多种高功能蜂窝/4G基础设施、光纤和网络运用的抱负挑选，在同类产品中具有最佳的颤动功能和职业抢先的相位噪底。HMC987LP5E 1:9扇出缓冲器是要害运用中充任时钟驱动器的最佳挑选，噪底超低，仅−166 dBc/Hz。这些器材的首要技能规范如表1和表2所示。
体系考虑要素
选用MIMO(多输入多输出)架构的典型LTE(长时刻演进)基站如图1所示。该架构由多个发射器、接纳器和DPD(数字预失真)反应途径构成。各种发射器/接纳器组件(如数据转化器(ADC/DAC))和本振(LO)要求选用低颤动参阅时钟以进步功能。其他基带组件也要求各种频率的时钟源。
表1.时钟发生器——典型功能
表2.时钟分配产品——典型功能
2 时钟发生器功能对数据转化器的影响
图1.面向选用MIMO架构的典型LTE基站的时钟时序解决方案。
用于完成基站间同步的时钟源一般来自GPS(全球定位体系)或CPRI(通用公共射频接口)链路。这种源一般具有优异的长时刻频率稳定性;但它要求把频率转化成所需的部分参阅频率，以完成杰出的短期稳定性或颤动。高功能时钟发生器(如HMC1032LP6GE)可执行频率转化操作并供给低颤动时钟信号，在此基础上，这些信号或许会分配给各种基站组件。挑选最佳时钟发生器至关重要，由于欠佳参阅时钟会增高LO相位噪声，成果会进步发射/接纳EVM(差错矢量起伏)和体系SNR(信噪比)。高时钟颤动和噪底也会影响数据转化器，由于它会下降体系SNR并导致数据转化器杂散辐射，然后进一步下降数据转化器的SFDR(无杂散动态规模)。成果，低功能时钟源最终会下降体系容量和吞吐量。
时钟发生器技能规范
尽管关于时钟颤动的界说多种多样，但在数据转化器运用中，最合适的界说是相位颤动，其单位为时域ps rms或fs rms。相位颤动(PJBW)是经过时钟信号相位噪声在载波特定失调规模内的积分推导出来的颤动，核算公式如下：
fCLK为作业频率;fMIN/fMAX表明方针带宽，S(fCLK)表明SSB相位噪声。积分带宽的上限和下限(fMIN/fMAX)因详细运用而异，取决于规划灵敏的相关频谱成分。规划师的方针是挑选所需带宽中的积分噪声最低或许相位颤动最低的时钟发生器。传统上，时钟发生器的特性是在12 kHz至20 MHz积分条件下测得的，这也是光学通讯接口(如SONET)的指定要求。尽管这或许适用于一些数据转化器运用，但要捕获高速数据转化器采样时钟的相关噪声曲线，一般需求更宽的积分频谱，详细是指20 MHz以上。在丈量相位噪声时，噪声远远违背载波频率。例如，数据转化器采样实践运用的时钟频率一般称为远远违背载波相位噪声。该噪声的限值一般称为相位噪底，如图2所示。该图所示为ADI HMC1032LP6GE时钟发生器的实践丈量图。相位噪底在数据转化器运用中显得分外重要，其原因在于转化器SNR对其时钟输入端的宽带噪声极端灵敏。当规划师评价时钟发生器选项时，有必要把相位噪底功能作为一项要害基准方针。
图2.HMC1032LP6GE的相位噪声和颤动功能。
在图2中，作业频率为~160 MHz时，积分相位颤动为~112 fs rms，积分带宽为12 kHz至20 MHz，相位噪底为~–168 dBc/Hz。这儿值得注意的是，在为数据转化器挑选最合适的时钟发生器时，规划师不只要参阅频域的相位噪声丈量值，一起也要参阅时域的时钟信号质量丈量值，比方占空比、上升/下降时刻。
数据转化器的功能
为了描绘时钟噪声对数据转化器功能的影响，无妨将转化器视为一个数字混频器，二者仅存在一个纤细差异。在混频器中，LO的相位噪声将添加到被混频的信号中。在数据转化器中，时钟的相位噪声将叠加到转化输出中，但受信号与时钟频率之比的按捺。时钟颤动会导致采样时刻过错，表现为SNR下降。
时刻颤动(T颤动)便是采样时刻中的rms差错，单位为秒。
在有些运用中，或许会运用时钟颤动来削减时钟信号的颤动，但这种办法存在明显的缺点：
Ø 滤波器尽管或许会消除时钟信号的宽带噪声，但窄带噪声却坚持不变。.
Ø 滤波器的输出一般是一个类似于正弦波的慢压摆率，会影响时钟信号对时钟途径内部噪声的灵敏度。
Ø 滤波器消除了灵活性，无法更改时钟频率以施行多个采样速率架构。
一种更实践的办法是用一个具有快压摆率和高输出驱动才能的低噪声时钟驱动器来最大化时钟信号的斜率。这种办法能够优化功能，原因如下：
Ø 消除时钟滤波器之后能够下降规划的复杂性，削减组件数量。
Ø 快速上升时刻会按捺ADC时钟途径内部的噪声。
Ø 窄带和宽带噪声都能够经过挑选最佳时钟源来优化。
Ø 可编程时钟发生器可完成不同的采样速率，因此能够添加解决方案对不同运用的适应才能。
超低时钟噪底至关重要。远远违背载波的时钟颤动噪声在ADC中采样，并叠加进ADC数字输出频段中。该频段受奈奎斯特频率约束，后者界说为：
时钟颤动一般由ADC时钟信号的宽带白噪底所主导。尽管ADC的SNR功能取决于多种要素，但时钟信号宽带颤动的影响由下式决议：
如上式所示，与混频器不同，时钟颤动的SNR奉献与ADC模仿输入频率(fIN)成正比。
在驱动ADC时，时钟噪声受时钟驱动器途径中的带宽约束，一般由ADC时钟输入%&&&&&%主导。宽带时钟噪声会调制较大的输入信号并叠加进ADC输出频谱中。时钟途径的相位噪声会下降输出SNR功能，降幅与输入信号的起伏和频率成份额。最差状况是，在存在小信号的状况下还存在较大的高频信号。
在现代无线电通讯体系中，状况经常是，输入端存在多个载波信号，然后在DSP中对各方针信号进行过滤，以匹配信号带宽。在许多状况下，处于一个频率的较大的无用信号会与时钟噪声混合，成果会下降ADC通带中其他频率下的可用SNR。在这种状况下，方针SNR为所需信号带宽中的SNR。别的，上面的SNRJITTER值实践上是相关于最大信号(一般是一个无用信号或堵塞信号)的起伏的。
所需方针信号频段中的输出噪声取决于：
a. 在给定输入频率下，核算时钟噪声和较大无用信号条件下ADC功能的降幅;例如，核算ADC全带宽中的SNR。
b. 用所需信号带宽与数据转化器全带宽之比核算所需信号带宽中的SNR。
c. 依据无用信号在满量程以下的起伏增大该值。
过程b的成果仅仅为了按以下方法批改前面所示的SNR等式：
Ø SNRJITTER：在存在频率为fin的大信号且采样速率为fs的条件下，时钟颤动在带宽fBW中的SNR奉献。
Ø fIN：满量程无用信号的输入频率，单位为Hz。
Ø TJITTER：ADC时钟的输入颤动，单位为秒。
Ø fBW：所需输出信号的带宽，单位为Hz。
Ø fs：数据转化器的采样速率，单位为Hz。
Ø SNRDC：数据转化器在直流输入条件下的SNR，单位为dB。
最终，在存在满量程堵塞信号的条件下，方针信号频段中的最大可用SNR仅仅颤动与直流奉献噪声功率之和。
例如，关于ENOB为12.5位(直流)或许SNR为75 dB的500 MSPS数据转化器，则在相当于采样速率一半的带宽中在250 MHz的频率下进行评价。假如方针信号的带宽为5 MHz，则在挨近直流时的或许SNR(带宽为5 MHz，时钟完美)为75 + 10 × log10 (250/5) = 92 dB。
但是，ADC时钟并不完美;依据图3所示，在5 MHz所需信号带宽中的功能下降效应为x轴频率下大无用信号输入的函数。跟着颤动的添加，无用信号的影响变得愈加严峻，跟着输入频率的添加，状况相同如此。假如无用信号的起伏下降，可用SNR将按份额添加。
例如，假如在200 MHz输入下对一个满量程5 MHz无用W-CDMA信号进行采样，选用一个高质量的500 MHz时钟(如HMC1034LP6GE)，且运转于整数形式下时颤动为70 fs，则邻近5 MHz通道中的SNR约为91 dB。相反，假如时钟颤动降至500 fs，则同一数据转化器和信号只会表现出81 dB的SNR，相当于功能下降10 dB。
在400 MHz下把同一信号输入数据转化器，70 fs的时钟会发生88 dB的SNR。类似地，在500 fs的时钟下，SNR值会降至仅75 dB。
图3.ADC SNR与时钟颤动和输入频率的联系。
定论
为时钟生成和数据转化挑选正确的组件可使规划师从给定架构中取得最佳的功能。在挑选时钟发生器时要考虑的重要规范有相位颤动和相位噪底，它们会影响被驱动的数据转化器的SNR。正如剖析所示，关于选定的时钟发生器，其低相位噪底和低积分相位颤动特性有助于最小化多载波运用中SNR功能在较高ADC输入频率下的降幅。HMC1032LP6GE和HMC1034LP6GE 时钟发生器在规划时即已充分考虑了数据转化器运用的需求，调配ADI高速ADC器材运用可取得杰出的功能。
这些时钟发生器以及ADI的时钟分配产品和ADC能够组合起来，打造超高功能的时序解决方案。这些产品能够经过公司网站订货，数据手册也可经过www.analog.com获取。
