巨细核(big.LITTLE)晶片规划架构正快速兴起。在安谋世界(ARM)全力推行下，已有不少举动处理器开发商推出选用big.LITTLE架构的新方案，期透过让巨细核心别离处理最适合的运算使命，到达统筹最佳效能与节能作用的意图，以取得更多举动设备制造商喜爱。
近年举动范畴出现严重革新，智慧型手机已成为顾客联网日子的首要东西，可是，这其间触及各种高效能运算使命如高速网页阅读、导航与游戏，以及语音通话、社群网路和电子邮件服务等效能需求较低的「继续运作，永久连线」后台使命。
与此一起，平板设备也正从头界说运算渠道，这些立异规划改动均为顾客打造与内容互动的全新方法，将本来只限于网路同享设备(TetheredDevice)的功用导入举动范畴，创造出真实的智慧型新代代运算。
因应电子设备的快速革新，未来半导体历来遵从的摩尔定律(Moore’sLaw)又将怎么往下开展?曩昔，猜测晶片的效能每隔18个月就会倍增，而如今电晶体的数量已从数千添加到数十亿个，但若仔细观察单一处理器，就会发现全体的效能简直出现停滞不前的情况，这是因为体系能耗费的电量已到达顶峰。
战胜晶片效能与功耗应战big.LITTLE规划架构锋芒毕露
关于未来任何一种处理器，处理速度都将受限于散热问题而无法大幅跃进。任何设备一旦到达热障(ThermalBarrier)就会开端消融，假如是举动电话，便会使设备温度上升形成运用者不适。除物理层面的散热问题外，动力功率也会变得适当差，若调校处理器实作使其速度加快，则所需耗能便会倍数添加，而为添加最终这一丁点的效能，后续导热规划的本钱真的很高。
在曩昔，处理器中心面积倍增代表速度倍增，可是现在面积倍增，速度却只添加几个百分点，因而复杂度并不代表有功率，这便是单一中心体系有所约束的原因之一。假如无法加快单一中心速度，就有必要添加独立中心的数量，这也有助于每个中心去应对其被分配到的使命需求，有鉴于此，安谋世界(ARM)遂于2012年提出big.LITTLE处理器架构(图1)。
图1big.LITTLE体系结构示意图
big.LITTLE首要意图在于处理IC规划业界眼前最大应战，也便是一起提高晶片效能，并延伸设备续航力，以延伸顾客「继续运作，永久连线」的举动体会。该技能之所以能到达上述方针，系结合一个大(big)的高效能处理器中心与一个小(LITTLE)的低功耗处理器中心，然后依据效能需求，以无缝衔接方法挑选适宜的处理器。更重要的是，这种动态分配使命的动作，关于上层使用软体或中介软体在处理器上的履行一点点没有任何影响。
现在已使用于市面上举动设备的big.LITTLE规划，结合高效能Cortex-A15多处理器丛集(Cluster)与具有节能特征的Cortex-A7多处理器丛集。这些处理器在架构上百分之百相容，且均援助40位元实体地址扩展LPAE、虚拟化扩大及NEON、VFP之类的运作单元，无须别的调整即可让针对其间一种处理器类型所编译的软体使用程式，顺利于另一款处理器上运作。
因应使命需求处理器中心无缝切换
big.LITTLE体系结构就快取记忆体共同性(CacheCoherency)的保护而言，无论是同一处理器丛会集的快取记忆体，或是跨不同处理器丛集的快取记忆体，皆坚持快取记忆体材料的共同性。这种跨丛集的共同性来自ARMCoreLink快取同调汇流架构(CCI-400，也能供给ARMMali-T604之类的绘图处理器(GPU)体系等元件的I/O共同性)。
两种丛集的中央处理器，还可透过CoreLinkGIC-400之类的共用中止操控器互传信号。其间，体系包含big.LITTLE切换和big.LITTLEMP(Multiple-Processor)两种履行形式，因为同一使用程式可选用Cortex-A7或Cortex-A15而毋须调整，因而可将使用程式的使命随机对应到正确的处理器上。
切换形式是让不同处理器类型在切换时能进行软体内容的撷取与回覆。以CPU切换来说，丛会集每个CPU在另一个丛会集都有对应的CPU，而软体内容则以CPU为单位，随机在不同的丛集间切换;假如丛会集没有正在作业的CPU，便可封闭整个丛集及相关的L2快取。
一起，此形式也是动态电压频率调整(DVFS)等动力/效能办理技能的延伸。切换动作相似DVFS操作点的转化，因为处理器上DVFS曲线的操作点，会随负载改动不同而来回改动，当既有的处理器(或丛集)已到达最高操作点，而软体堆叠仍需更高效能，处理器切换动作就会产生，改由另一个处理器履行作业，这个处理器的操作点也会跟着负载改动不同而来回改动(图2)。当效能需求不再，可换回之前的处理器(或丛集)。
图2big.LITTLE切换形式DVFS曲线图
清楚明了，共同性是到达加快切换所需时刻的关键所在，因为它能让现已储存在离埠处理器(OutboundProcessor)的情况，在入埠处理器(InboundProcessor)上窥视与回覆，而不用透过主记忆体的存取。
此外，因为离埠处理器的L2有快取共同性的功用，当使命切换时，能够透过窥视材料值的方法，改进入埠处理器的快取暖机时刻，此刻L2快取记忆体依然能够保持供电情况;不过，因为离埠处理器的L2快取无法供给新材料的快取装备，最终仍是有必要铲除并封闭电源以节约耗电(图3)。
图3big.LITTLE运算使命切换流程图
因为LITTLE处理器丛会集，每个处理器都将对应一个big丛集的处理器，因而CPU乃成对装备(Cortex-A15及Cortex-A7处理器上都有CPU0，Cortex-A15及Cortex-A7处理器上都有CPU1，以此类推)，不管何时每个配对中只要一个处理器可作业;而体系则会自动侦测各处理器负载，在高负载时将内容履行移到大中心(图4)。当负载从离埠中心移到入埠中心，便会封闭其间一个中心，这种形式让big与LITTLE中心组合能随时作业。
图4big.LITTLE体系CPU切换示意图
[@B]big.LITTLEMP援助非对称丛集运作[@C]big.LITTLEMP援助非对称丛集运作
至于big.LITTLEMP形式则进一步将软体堆叠分配到两个丛会集各个处理器，如此一来，一切CPU皆可一起运作，将体系效能提高到最高点。
因为big.LITTLE体系可经由CCI-400到达快取记忆体的共同性，因而有另一种形式能让Cortex-A15及Cortex-A7处理器一起运作并同步履行程式码，称为big.LITTLEMP，根本上可看作一种异质性多工处理模型。这是big.LITTLE体系最先进且最具弹性的形式，能跨过两个丛集调整单一履行环境。
在这种运用形式下，若履行绪有上述处理效能方面的需求，便可敞开Cortex-A15处理器中心并一起透过Cortex-A7处理器中心履行使命。假如没有这方面需求，则只须敞开Cortex-A7处理器，在实践使用上，不同丛集的处理器中心不一定共同，而big.LITTLEMP比较简单援助非对称的丛集。
改进低频运算剩余功耗big.LITTLE备受注目
big.LITTLE技能之所以遭到IC规划业者注目，原因便是一般举动作业量对效能的需求各有不同，有必要找到最适宜的中心处理。图5显现的是现在搭载Cortex-A9的举动设备中，两个中心在DVFS、搁置与彻底关机情况下所花费时刻的百分比，(a)处代表最低频率操作点;(b)处则代表最高频率操作点，介于两者之间则属中级频率。
图5低密度运用事例的DVFS驻留时刻
除DVFS情况之外，作业体系电源办理也会使中央处理器搁置，图中(c)处代表搁置时刻，当CPU搁置的时刻够长，体系电源操控软体将彻底封闭其间一个中心以节约耗电，图中(d)处便代表这部分。
从图5可清楚看出使用程式处理器在好几种一般作业量下，都有适当多时刻处于低频率情况，在big.LITTLE体系里，体系单晶片(SoC)可运用耗能较低的Cortex-A7中心，履行最高操作频率以外的一切作业。以相同方法剖析更为密布的作业量，Cortex-A7处理器对应出低于1GHz频率的时机依然很大。
事实上，自2011年起，运用者层级软体已能在big.LITTLE排程上作业，不过，那只是在处理器中心与互联的软体模型环境上开展。为完好评价big.LITTLE体系效能、功耗及调校是否合宜，还须打造一个能让运用者软体全速作业的测验晶片。
ARM测验晶片早在2012年初夏即由晶圆代工厂完结，并在短短几周内开端调配参阅规划板作业，援助完好版的Linux体系及Android4.0作业体系。这个测验晶片包含一个双中心Cortex-A15丛集、一个三中心Cortex-A7丛集，以及CCI-400快取共同汇流排架构。会影响部分运用者评效基准的绘图处理器并不包含在内，但渠道仍可援助Linux、Android作业体系与效能测验软体。
测验晶片的Cortex-A15最高频率达1.2GHz，Cortex-A7则为1GHz。效能分析成果显现，尽管测验晶片上的记忆体体系效能不如big.LITTLESoC量产后的猜测水准，但Cortex-A15与Cortex-A7中央处理器的效能仍落在预期规模内。
用来测验big.LITTLE效能的使命量，首要根据Android4.0体系，透过网页进行网路阅读器效能循环，布景则有音效播映。在此实例中均以适当密布的作业量调配对功用需求不高的布景活动，网路阅读器每2秒便进行网页循环，每页卷动达500画素，因而对体系效能需求相对较高。
这组定论归于较前期的测验成果，用来测验初版big.LITTLEMP批改程式组，将Linux排程程式从一个完好而平衡的排程形式调整成big.LITTLE形式。预期未来在更多业者投入软体批改后，效能与能耗将更进一步改进，而其他可调校的部分也将有相关处理方案被提出。
别的，测验晶片短少GPU，使CPU的负载高过搭载GPU体系在卸载情况下的负载水准，而在CPU负载较低的情况下，可能会较常运用LITTLE中心，从而到达节能意图。它包含一套根本的电压及频率操作点，但没有对单一处理器中心做独立的电源开关规划，因而big.LITTLE体系单晶片量产后测验成果可望提高。举例来说，后台使命效能便可节约超越70%能耗。
IC规划业者正全力投入big.LITTLE开发，可是，各界最常见的疑问便是应挑选哪一种软体形式?现在首要是在CPU切换与big.LITTLEMP之间择一，而两种方法各有正反定见。在CPU切换方面，因为big及LITTLE中心处于调配成对的情况，因而对称式的拓扑能顺利运作;而big及LITTLE中心数量不同的非对称式拓扑则须额定的作业。
big.LITTLEMP形式作用更超卓
因为Cortex-A7中央处理器中心体积较小，因而可运用四个LITTLE中心加上一到两个big中心，这种作法可能会具有吸引力。从正面视点来看，中央处理器切换让电源及效能的调校更为简单，可重复运用既有的作业体系电源办理程式码，代表实作将有多年的研制及测验成果做为援助。加上不用调整中心排程程式，规模比履行big.LITTLEMP形式更为简化，而软体形式也能日趋老练。
全体而言，CPU切换是一种极佳处理方案，相关%&&&&&%规划业者亦正研拟晋级至big.LITTLEMP形式，以供给更多元的处理器运算处理方案。big.LITTLEMP具有多项技能优势，虽技能没有彻底老练，但现在的测验成果已适当不错。因为此形式也援助非对称式拓扑，故毋须调整软体即可彻底运用体系中一切中心，对提高晶片效能并下降功耗更有利。
举例来说，big.LITTLEMP能同步运用一切中心在短时刻内到达最高效能，或将big与LITTLE中心上的DVFS设定与排程程式设定调成不同情况，以节约更多电力。不过弹性提高仍有其价值，晶片商与体系业者均须添加调校动作，才能从big.LITTLEMP渠道获取完好的效能及能耗优势。
这与曩昔一向为干流，由晶片和晶圆代工厂将作业体系动力办理设定，以及DVFS参数材料，依设备需求转化为举动体系单晶片渠道的作法并无太大差异。big.LITTLEMP形式将切换形式延伸并归入新的参数材料，不只更为节能，更能为通过效能优化的big中心添加体系回应度。
big.LITTLEMP形式正快速老练，已有许多晶片商活跃投入开发，产品可望在2013下半年很多出炉。因为big.LITTLEMP形式并不须大幅改动硬体，因而晶圆厂可布置援助CPU切换形式的渠道，进行中心更新后，再晋级到big.LITTLEMP形式，或直接建置现有完好的big.LITTLE渠道。
现在big.LITTLEMP相关软体已开端作业，并开端在晶片商研制渠道端进行体系测验，ARM与协作夥伴亦正活跃进行软体强化，针对各种运用实例将体系效能调校至最佳作用，包含排程程式的负载平衡方针、上下切换点以及履行绪优先次序等。此外，ARM也在敞开原始码渠道每月定时推出big.LITTLEMP批改程式组，内含测验晶片渠道、测验成果以及阐明文件的最新的调校成果。Linaro也已推出批改程式组和CPU切换软体，并开端供给Linaro联盟成员。
跟着big.LITTLE技能演进，ARM近期更发布两款具有big.LITTLE处理功用的新式CPU中心–Cortex-A57及Cortex-A53处理器。Cortex-A57是通过效能优化的big中心，每时脉周期的效能较Cortex-A15添加25%，频率效能与动力功率也都高于Cortex-A15处理器。Cortex-A53则为LITTLE中心，每时脉周期效能添加40%，动力功率则等同于Cortex-A7。
布局下代代big.LITTLEARM加快推出新中心
这些新中心在架构上都彻底相同，并援助ARMv8架构，因而能导入进阶版的NEON技能与浮点功用、加密加快并援助64位元。除AMBA4ACE，两种中心也都援助新代代快取共同汇流架构，且跟现有ARMv7架构的CPU中心相同，能在AArch32形式下履行既有程式码。援助64位元及额定一般用处暂存器的使用方法洗炼而有功率，且能耗添加不多。
微架构也通过强化，以添加各中心在每个指令时脉周期中的传输量。这些新款中心在通过软体细部晋级并援助64位元定址形式后，将会跟Cortex-A15及Cortex-A7处理器相同援助big.LITTLE技能。
两种中心将在2013年供给给协作晶圆厂，估计2014年开端量产。
未来，big.LITTLE规划将为举动设备体系功耗及效能操控点的极度宽动态(WideDynamicRange)带来全新的可能性，这是单一类型处理器中心所无法到达的。现在市面上设备的作业量往往稠浊程度凹凸不同需求的履行绪，这种宽动态便可为其供给完美的履行环境，供给一个在新代代举动渠道下，提高设备运算效能并延伸续航力的大好时机。
