在当时图画传感器商场，CMOS传感器以其低价的价格得到越来越多顾客的喜爱。在现在的使用中，大都选用软件进行数据的读取，可是这样无疑会糟蹋指令周期，而且关于高速器材，选用软件读取在程序规划上、在时刻合作上有必定的难度。因而，为了收集数据量大的图画信号，本文规划一个以CPLD为中心的图画收集体系，完成了对OV7110CMOS图画传感器的高速读取，其读取速率可达8 Mb/s。
1、硬件电路计划
图1为根据CPLD的OV7110CMOS图画传感器的高速数据收集体系原理框图，他主要由2个部分组成：OV7110的参数设置电路和图画采样电路。
1.1 OV7110的参数设置电路
体系在上电后需求对CMOS采样芯片进行初始化，以 确认其作业形式、窗口巨细、扫描办法、输出数据格式等。这些参数是通过OV7110芯片上的SCCB接口进行的。
SCCB是OmnVision公司开发的一种双向三线的同步串行总线，引线接口有使能线SCCB_E，时钟线SIO_C，数据线SIO_D。其间SCCB_E低电平有用，假如将其接地，那么SIO_C，SIO_D的作业办法非常类似于I2C总线。OV7110作业形式、窗口巨细、扫描办法、输出数据格式均能够通过相应的寄存器来设置，本体系把AT89C51作为主设备(MasterDevice)，OV7110作为从设备(Slave Device)，选用AT89C51的P1.2和P1.3口用软件模仿SCCB总线，把其参数写入其内部对应的寄存器。与I2C总线相同，在SCCB总线中主设备发送一个字节后，从设备需求将数据线SIO_D拉低作为应对信号(ACK)回来给主设备，才干表明发送成功。值得留意的是因为CMOS器材所能接受的灌电流很低，所以接至时钟线SIO_C、数据线SIO_D的上拉电阻阻值应在3～5 kΩ之间，而且关于主设备AT89C51发送参数结束后，需当即开释数据线SIO_D以保证其处于悬空状况，即AT89C51在送完一个字节后当即履行一条指令，使数据线SIO_D宣布读取信号的操作。
1.2 图画采样电路
本体系设置的作业形式为是非，分辨率取到了最大640×480。CMOS芯片的数据输出波形如图2所示(为了便于剖析，该图仅仅示意图)。图中VSYNC为笔直场同步信号，其下降沿表明一帧图画的开端。HSYNC为水平行同步信号，其上升沿表明一行信号开端。HREF为水平窗素时钟信号，即数据输出同步时钟信号，其下降沿更新数据，上升沿数据是安稳时期，能够读取数据，其数据按行输出。Y为图画灰度数据。
下面介绍CPLD怎么操控CMOS芯片的数据读取。
首先按次序检测VSYNC和CHSYNC信号是否有用，应该留意的是要避免毛刺信号搅扰。因为毛刺信号时刻很短，故在本规划中选用了设标志位的办法，即当检测信号有用沿后(关于VSYNC是上升沿，而关于CHSYNC是下降沿)，在等候必定时刻后再次检测信号，看其是否依然有用，假如有用，则阐明信号是正确的。其源程序如下：
因为象素数据依照PCLK时钟输出，所以用来存储图画的RAM的使能信号RCE和写信号RWE、读信号RRE以及地址信号ADDRESS都是由CPLD用他来发生。其间，读信号RRE在CPLD写操作中置“1”即可。因为在数据输出时，PCLK上升沿信号安稳，而RAM是在WR上升沿将数据写入，因而能够在HREF有用后(HREF=1)选用PCLK作为写信号RWE。一起规划一个二进制计数器，在HREF有用后，以PCLK的下降沿为触发沿对PCLK做计数，并取其输出作为RAM的地址信号ADDRESS。这样在PCLK的下降沿更新地址信号，接着在上升沿存贮数据。源程序如下：
设置往RAM写信号RWE
因为图画象素点个数已知，即数据个数已知，故在计数结束后CPLD宣布计数结束信号R，一起把指向RAM地址线ADDRESS和读写信号RWE、RRE切换连至AT89C51的地址线和读写信号WR、RD。AT89C51接受到间断信号R后开端读取RAM中的数据，并通过RS232串口上传至PC机。需求留意的是RAM地址到达512 k，而单片机最大寻址空间只要64 k，所以在读取RAM时选用分页读取，每次读64 k，即从P1口中抽取3根线作为RAM的最高的三位地址和P0和P2口一起组成AT89C51的地址线。
2、结语
选用CPLD对CMOS图画传感器进行数据收集的办法，能够把CMOS的自动器材通过CPLD变为可操控的办法，完成了对CMOS图画传感器的高速数据读取，依照该办法制造的体系，通过试验验证作用杰出。这种信号读取的办法还能够在其他许多需求高速图画数据收集的场合使用
