晶振 PCB规划
印制电路板（PCB）是电子产品中电路元件和器材的支撑件．它供给电路元件和器材之间的电气衔接。跟着电于技能的飞速发展，PCB的密度越来越高。PCB规划的好坏对立搅扰才能影响很大．因而，在进行PCB规划时．有必要恪守PCB规划的一般准则，并应契合抗搅扰规划的要求。首要，要考虑PCB尺度巨细。PCB尺度过大时，印制线条长，阻抗添加，抗噪声才能下降，本钱也添加；过小，则散热欠好，且附近线条易受搅扰。在确认PCB尺度后．再确认特别元件的方位。最终，依据电路的功用单元，对电路的悉数元器材进行布局。
时钟源通常是体系中最严峻的EMI辐射源，假如接长线，其结果是长线就成了天线，这在许多运用中是不允许的，一切时钟源都有必要尽量接近相关器材，必要时用多个时钟源，不得以下能够选用多层PCB将时钟连线屏蔽（但这种办法只要在不得以下为之，并且本钱未必低于多时钟（多层PCB的价格显着高于双面板），要过某些强制规范的产品尽量不要这么干）。有源晶振的输出一般是规范TTL规范，至于能驱动多少芯片要看这些芯片的特性。
晶振和芯片的间隔一般要尽量接近，一般指的是无源晶振，那么有源的晶振布线有什么要求吗？有源晶振能驱动多少个芯片呢？
有源晶振也不能输出接长线
时钟源通常是体系中最严峻的EMI辐射源，假如接长线，其结果是长线就成了天线，这在许多运用中是不允许的，一切时钟源都有必要尽量接近相关器材，必要时用多个时钟源，不得以下能够选用多层PCB将时钟连线屏蔽。有源晶振的输出一般是规范TTL规范，至于能驱动多少芯片要看这些芯片的特性。
时钟布哪一层？
夹心层，其上下都是覆地
但这种办法只要在不得以下为之，并且本钱未必低于多时钟（多层PCB的价格显着高于双面板），要过某些强制规范的产品尽量不要这么干。
1. Crystal下不行走線，電路儘量接近chip端。
2. trace儘量短，與其他信號需20mil間距，最好运用ground trace與其他信號隔離。
3.Crystal底下儘量不要走線。 假如實在要走線的話， 不能走線進Crystal pin腳周圍50mil之內。 特别防止高速訊號。
晶振信号线尽可能短，需求包地（由于有噪声，实质便是怕它影响到他人，或许怕他人影响到他）。尽可能不穿孔，认为一个过孔会有0.5pF的寄生电容，别的，走线粗细要共同
晶振的挑选和PCB布局（一）
晶体的挑选和PCB板布局会对VCXO、CLK发生器的性能参数发生必定的影响。挑选晶体时，除了频率、封装、精度和工作温度规模，在VCXO运用中还应留意等效串联电阻和负载电容。串联电阻导致晶体的功耗增大。阻值越低，振荡器越简单起振。
负载电容是晶体的一个重要参数，首要，它决议了晶体的谐振频率。一般晶体的标称频率指的是其并联指定负载电容后的谐振频率。应当指出，此处的标称频率是当CL等于指定负载电容时运用公式（1）计算出的值，但不是运用计算出的值。
因而，VCXO的调谐规模与CL的值严密相关。当负载电容值较小时，VCXO的调谐规模约束在上端；相同，电容值较大时，调谐规模将约束在下端。负载电容的恰当取值取决于VCXO的特性。例如，MAX9485规划中，为了均衡调谐规模、调谐曲线中点、一起简化电路板规划，咱们挑选Ecliptek （ECX-5527-27）具有14pf负载电容的27MHz晶体。
运用这样的晶体时，MAX9485具有±200ppm的牵引规模。应该指出，封装会导致晶体牵引规模的差异。一般金属壳封装比表贴器材（SMD）的牵引规模更大。可是最近DAISHINKU公司出产的一款新SMD晶体可到达与金属壳晶体近似的牵引规模。咱们测试了这款SMD晶体（DSX530GA），发现外接两个4pf的并联电容时能够完成±200ppm频率牵引规模。
