74LS273简析
74LS273是8位数据/地址锁存器，他是一种带铲除功用的8D触发器74LS273管脚图功用表等材料。
74LS373是三态输出的八D锁存器，共有54S373和74LS373两种线路。373 的输出端 Q0～Q7 可直接与总线相连。当锁存答应端LE为高电平时，Q 随数据D而变。
当LE为低电平时，D 被锁存在已树立的数据电平。当LE端施密特触发器的输入滞后效果，使沟通和直流噪声抗扰度被改 400mV。
74ls273引脚图与管脚功用
74LS273是8位数据/地址锁存器，他是一种带铲除功用的8D触发器，下面我介绍一下他的管脚图功用表等材料。
（1）.1脚是复位CLR，低电平有用，当1脚是低电平时，输出脚2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）悉数输出0，即悉数复位;
（2）。当1脚为高电平时，11（CLK）脚是锁存操控端，而且是上升沿触发锁存，当11脚有一个上升沿，当即锁存输入脚3、4、7、8、13、14、17、18的电平状况，而且当即呈现在在输出脚2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）上。
74ls273简析
1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平铲除，常用作8位地址锁存器。
单片机体系中常用的地址锁存器芯片74LS373以及coms的74hc373。是带三态缓冲输出的8D触发器，其引脚图与结构原理图、电路衔接图如下：
74LS373引脚图，内部结构原理图电路衔接图
EG功 能
00直通Qi = Di
01坚持（Qi坚持不变）
1X输出高阻
74LS373功用表
E G D Q
L H H H
L H L L
L L X Q
上表是74LS373的真值表，表中：
L——低电平；
H——高电平；
X——不定态；
Q0——树立稳态前Q的电平；
G——输入端，与8031ALE连高电平：四通八达低电平：关门锁存。图中OE——使能端，接地。
当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；
当G为下降沿时，将输入数据锁存。
74LS273与74LS373的差异
74LS273 是 带公共时钟复位八D触发器
74LS373 是 三态同相八D锁存器
273与373的引脚摆放是相同的，仅有的差别是两者1、11脚的功用不同。对273
（1）.1脚是复位CLR，低电平有用，当1脚是低电平时，输出脚2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）悉数输出0，即悉数复位;
（2）。当1脚为高电平时，11（CLK）脚是锁存操控端，而且是上升沿触发锁存，当11脚有一个上升沿，当即锁存输入脚3、4、7、8、13、14、17、18的电平状况，而且当即呈现在在输出脚2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）上对373：
（1）.1脚是输出使能（OE），是低电平有用，当1脚是高电平时，不论输入3、4、7、8、13、14、17、18怎么，也不论11脚（锁存操控端，G）怎么，输出2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）悉数呈现高阻状况（或许叫浮空状况）;
（2）。当1脚是低电平时，只需11脚（锁存操控端，G）上呈现一个下降沿，输出2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）当即呈现输入脚3、4、7、8、13、14、17、18的状况。所以，假如分别用273和373来作为单片机的地址存器的话，对273来说，1（CLR）脚有必要接高电平，ALE信号通过反相后接11脚（由于单片机的ALE信号是以下降沿方法呈现）对373来说，1脚接低电平，确保使能，11脚直接接单片机的ALE信号.
