摘要
HyperLink为两个KeyStone架构DSP之间供给了一种高速，低推迟，引脚数量少的通讯接口。HyperLink的用户手册现已具体的对其进行了描绘。本文主要是为HyperLink的编程供给了一些额定的弥补信息。
一同本文还评论了HyperLink的功能，供给了在各种操作条件下的功能测验数据。对影响HyperLink功能的一些参数进行了评论。
文章的最终附上对应本文的运用代码。
1、HyperLink介绍
HyperLink为两片DSP之间供给一种高速、低推迟，引脚数少的通讯衔接接口。
HyperLink的规划速度最高速率支撑12.5Gbps，现在在大部分的KeyStone DSPs上，因为受限于SerDes和板级布线，速度挨近为10Gbps.HyperLink是TI专有的外设接口。相关于用于高速Serdes接口的传统的8b10b编码方法，HyperLink减少了编码冗余，编码方法等效于8b9b.单片DSP为HyperLink供给4个SerDes通道，所以10Gbps的HyperLink理论吞吐率为10*4*（8/9）= 35.5Gbps= 4.44GB/s.
HyperLink运用了PCIE相似的内存映射机制，但它为多核DSP供给了一些更灵敏的特性。本文将会运用几个典范来具体解说这一点。
本文还评论了HyperLink的功能，供给了在各种操作条件下的功能测验数据。对影响HyperLink功能的一些要素进行了评论。
2、HyperLink装备
本节供给了一些装备HyperLink模块的弥补信息。
2.1 Serdes装备
Serdes有必要装备成希望的链接速度。图1表明了输入参阅时钟和输出时钟之间的联系。
输入参阅时钟主张约束在156.25MHz ~312.5MHz范围内。Serdes PLL的倍频系数有必要合理装备生成的内部时钟（internal clock）约束在1.5625GHz ~ 3.125GHz范围内。
最终的链接速度由内部时钟（internal clock）驱动，经过link rate装备来得到。
2.2 HyperLink存储映射装备
HyperLink的存储映射十分的灵敏。HyperLink的用户手册对此作了具体的描绘。本节将用两个比如来具体的解说它。图2是第一个比如。
图2经过HyperLink窗口映射到远端不同类型的存储空间
在这个比如里边，DSP1的存储空间映射到了DSP0的存储空间窗口0x40000000~0x50000000DSP0能够拜访DSP1的一切内存空间，包含LL2，SL2，DDR，就像拜访自己的本地的存储空间相同。在DSP0上，一切的Master都能够经过以0x40000000开始的Outbound窗口地址来拜访DSP1的存储空间，可是不同master现实上或许拜访到DSP1上不同的存储空间。原因是HyperLink发送侧传输数据时，会将PrivID一同传输。承受侧经过PrivID值，能够树立不同的地址映射表
对DSP0与DSP1的内存映射联系总结在下表（表1）。
经过上表的装备，可知当DSP0的core 0/1拜访0x40800000，它现实上拜访了DSP1上的LL2地址空间。
当DSP0的core0拜访0x4D000000，它现实上拜访了DSP1上DDR的地址空间0x8C000000当DSP0的core1拜访0x4D000000，它现实上拜访了DSP1上DDR的地址空间0x8F000000与本文档对应的典范工程将HyperLink装备成上述的内存映射联系。下面是要害部分的装备代码。
关于一些简略的运用，或许仅仅想拜访长途DSP的DDR空间，那么下面的比如用于这种状况。存储映射联系如下图所示。
图3经过HyperLink窗口只映射到远端的DDR空间
这是最简略的比如，可是却能够拜访远端DSP的大块存储空间。DSP0上的每个master（core或许其他外设）都能够能够拜访DSP1上256MB DDR空间。下表描绘了core0和core1的对remote DSP DDR存储映射。
3、HyperLink功能考虑
本节将让规划者对HyperLink拜访长途存储空间的功能评价有根本的知道。一同供给了在不同的操作条件下取得的功能测验数据。大部分测验是在最理想的测验条件进行，以评价能够取得的最大吞吐量。
本文所描绘的绝大部分功能数据是在C6670EVM上取得。C6670 EVM上DDR装备成64bit位宽1333M，HyperLink速率装备成10Gbit.
一些影响HyperLink拜访功能的要素在本节中将会被评论到。
3.1经过HyperLink完成存储复制的功能
下表（表3）描绘了运用HyperLink在LL2与长途大块线性存储空间进行数据传送测验取得的传输带宽。传输块的巨细为64KB.带宽的核算是经过核算传输总的字节数除以传输所用的时刻取得。
