关于一个终端用户来说，翻开一个电子设备很简略；只需按下按钮就可以了。但是，需求花费许多的精力来创立一个滑润顺利的加电体会。体系接通的过快将会导致由不可控的涌入电流大尖峰所引起的电源毛病。关于那些根据微处理器或FPGA的运用来说，正确的运转需求特定的电源轨排序。有时候，在启用下流电路之前，最好让特定的子体系加电。运用负载开关来办理电源排序可以更轻松地为终端用户供给滑润顺利的加电体会。
在大多数体系中，在一个规划中遍及着电容器，以保证不会呈现电源轨压降。在最开端加电时，为这些电容器充电会导致涌入电流；而这个涌入电流会超越下流电路的最大电流额定值。假如听之任之，这会使得电压轨处于稳压之外，然后使体系进入晦气的状况。不对涌入电流进行检查和约束也会损坏电路板连接器和电路板迹线，这是由于涌入电流超越了它们的承载才能。为了办理涌入电流，施加到电容负载上的电压需求具有一个受控的上升时间。一切德州仪器 （TI） 负载开关都具有一个集成软启动，而某些器材乃至供给针对改变电容负载的可调上升时间。图1显现的是这个集成软启动。
图1：一个为体系负载供给受控上升时间的负载开关
在电源和电容负载之间放置一个负载开关可以极大地下降接通/启用负载时的涌入电流。许多处理器和FPGA具有十分清晰的电源排序要求，以及一个特定的电源轨接通次序。负载开关使满意电源排序要求变得愈加简略，然后完结针对每个电源轨的负载点操控。那么，为每个电源轨供电就简略到只需将正确的GPIO信号发送给正确的负载开关。图2显现了这个概念。
图2：为每个负载运用独自GPIO的电源排序
某些负载开关乃至具有一个电源正常 （PG） 信号；这个信号表明输出何时彻底接通。经过将PG信号接至序列中下一个负载开关的启用引脚，关于一切电源轨来说，电源排序就只需求一个GPIO信号了。图3显现了这个装备。
图3：无需GPIO信号的电源排序
负载开关关于体系断电相同有用。负载开关的下降时间由输出负载对其%&&&&&%的放电速度决议。为了加速这个放电进程，而且保证一个0V状况，某些负载开关具有一个快速输出放电 （QOD） 特性，如图4所示，这个特性经过一个内部电阻将输出放电至接地电平。
图4：一个支撑QOD的负载开关
不管体系是加电仍是放电，负载开关都能使时序和排序要求简略到按下一个按钮即可完结。
