导言
跟着以TD-SCDMA为代表的3G移动通讯全面进入商用布置，LTE规范基本完结，华为、爱立信成功完结LTE规范的现场演示[1]，以LTE-A、IMT-Advanced为规范的下一代移动通讯技能、规范与体系的研制也现已开端。
国际电信联盟（ITU）已将3G之后的未来移动通讯技能正式定名为IMT-Advanced，在2007年国际无线电大会为之分配了新频段，并现已在2008年开端搜集规范提案。我国也通过IMT-Advanced推动组开端为ITU技能提案搜集的准备作业[2]，提出国内技能提案应具有高频谱功率、低体系时延等特色，首要技能指标应到达：5－100MHz的可变体系带宽；在固定和低速移动状况下支撑1Gbps的峰值速率，在高速移动状况下支撑100Mbps；基站侧最多8根天线，终端侧最多4根天线；在移动性上最高支撑500km/h的移动速度。
跟着技能研究与提案作业的进行，基站体系的研制也现已开端。本文研究作业依托于国家“863”方案Gbps 无线传输要害技能与实验体系研究开发项目，研制面向LTE-A、IMT-Advanced等未来移动通讯规范，能够验证相关技能并到达规范技能指标的新式移动通讯基站原型。
Gbps无线通讯体系的算法链路规划
为满意未来移动通讯规范的需求[3]，在算法链路上Gbps体系选用时分双工（TDD）、多天线（MIMO）、空时编码、正交频分复用（OFDM）、高阶调制和LDPC编码等高功用物理层传输技能，以完结Gbps体系所需的高数据速率事务传输和高频谱功率。以频分、时分为主的多址方法完结，能够在多天线环境下对无线资源进行灵敏分配，在统筹实时话音传输的一起，最大程度上满意分组数据传输的需求。
详细而言，Gbps体系运用3.4GHz频段，实践带宽100MHz，移动台选用2发4收的天线，基站选用4发8收的天线，OFDM子载波数为2048子载波，有用为1*子载波。图1是Gbps无线传输体系的算法链路示意图。
图 1 Gbps无线传输体系算法链路
Gbps基站体系的规划完结考虑
移动通讯基站往往在一个站址上一起有GSM、TD-SCDMA等多种规范的基站，越来越多地出现多规范共存的局势，基站研制应当着眼于下降建造、运营保护和晋级本钱。对此，Gbps无线通讯基站应当选用可重装备方法，在支撑Gbps无线传输的一起能够兼容未来的LTE-A、IMT-Advanced规范，完结滑润演进。
从完结技能上看，完结信号处理算法并支撑可重装备需求可编程的处理器材，现代基站体系广泛选用的可编程处理器以DSP和FPGA为主。虽然高端多核DSP的作业时钟频率现已提升到1.2GHz，在TD-SCDMA基站中得到广泛运用，但仍是无法满意Gbps体系中同步、MIMO、LDPC等算法对信号处理杂乱度和实时性的要求。因而，Gbps项目需求选用大容量的高功用FPGA来作为杂乱算法的承载渠道。
从基站体系的互连与数据传输机制上看，互连衔接一切的无线接口、网络接口和核算资源，传输代表核算使命的数据，是使基站体系成为全体、和谐运转的要害要素。因为MIMO算法需求多天线输入数据到多基带处理芯片的传输，应当选用以交流式互连网络和分组数据传输机制，更好满意未来基站体系中MIMO、并行处理、动态可重装备、核算资源动态调度等的需求。
归纳以上规划完结考虑，通过归纳调研调查，Gbps项目决议选用Xilinx公司Virtex-5系列FPGA构架硬件体系渠道[4]，承载杂乱的信号处理算法，选用串行RapidIO[5]技能作为板间高功用互连，选用千兆以太网（GE）衔接事务服务器及LMT核算机。
Virtex-5 FPGA介绍
Virtex-5系列FPGA是Xilinx 首先发布和量产的65nm 渠道FPGA，现在包含LX、LXT、SXT、FXT及TXT等面向不同运用的多个子系列。
Virtex-5系列FPGA最高作业时钟能够到达550MHz，总逻辑单元数多达330,000个。供给了高达11.6 Mbit的灵敏嵌入式Block RAM，能有用地存储和缓冲各种运算数据。多达 640个增强型嵌入式DSP48E slice块，能够满意高功用DSP算法加快的需求，完结352 GMACs的功用。Virtex-5 FXT系列FPGA供给多达两个规范的PowerPC 440处理器模块，每个处理器在550 MHz时钟频率下可供给1,100 DMIPS 的功用。运用PowerPC 440嵌入式处理器模块，可快速方便地完结Gbps基站中杂乱的操控和通讯协议处理。
Virtex-5系列FPGA集成100Mbps–6.5Gbps的高功用收发器，合作FPGA内部编程完结的串行RapidIO逻辑层模块能够完结芯片间和板间高功用的数据交流互连。集成契合IEEE 802.3规范的10/100/1000Mbps以太网MAC硬核，衔接外部GE PHY或直接运用FPGA自身的GTP/GTX，就能够完结高功用的千兆以太网接口。
算法对资源的需求及FPGA类型的确认
剖析Gbps算法链路中各算法的不同完结特色并对运算量以及运用的首要资源进行估量，能够确认所需求运用的FPGA。表1是资源需求估量与FPGA挑选的成果，表2是方针FPGA内部资源状况的总结。
表1 Gbps无线通讯基站体系算法链路对FPGA资源的需求
其间，发送端的LDPC编码和接纳端的LDPC译码，首要是逻辑运算，无需乘法器资源，因而选用Virtex-5中的LXT完结。同步、FFT/IFFT、调制/解调、空时译码等算法需求耗费很多的乘法器资源，选用集成很多DSP48E模块的SXT系列完结。MAC处理及网络接口选用FXT系列FPGA中的2个PowerPC440处理器以及内嵌的千兆以太网硬核完结。选用FPGA片内的PowerPC处理器，能够大大地下降外部电路规划的杂乱度，下降物理层与MAC层间数据交流的杂乱性，下降体系传输推迟，并且能够运用PowerPC处理器运用处理加快单元（APU）完结定制的指令，极大地进步MAC处理的功率。
表 2 基站中运用的Virtex-5 FPGA资源及数量核算
依据Virtex-5 FPGA规划的Gbps无线通讯基站
图2是规划完结的Gbps无线通讯基站基带处理体系硬件完结框图。
图 2 Gbps无线通讯基站基带处理体系硬件完结框图
依据算法需求剖析的成果，Gbps基站体系终究以9片LX155T、17片SX95T、1片FX100T FPGA为中心构建。其间用4片SX95T完结8天线的接纳同步/解帧/解时隙，每片FPGA处理2天线；用4片SX95T完结悉数8天线的OFDM接纳的IFFT及信道估量；用8片SX95T完结4发8收的MIMO空时译码处理，用8片LX155T完结解调、解交错及LDPC译码；FX100T中的PowerPC440处理器完结MAC层收发数据处理；1片LX155T完结发送的LDPC编码。一切FPGA均选用FF1136封装，因为Virtex-5 FPGA选用管脚兼容规划，SXT、LXT和FXT能够直接替换，下降了PCB规划的作业量，添加了体系运用的灵敏性。
ADC运用TI公司的11bit的ADS62P15，DAC运用ADI公司AD9779A，ADC、DAC采样时钟及FPGA作业时钟频率为122.88MHz。
Gbps基站体系的互连规划如下：ADC与同步FPGA间选用差分LVDS衔接；各组同步/解帧/解时隙与信道估量/IFFT的FPGA以及空时译码与LDPC译码FPGA之间直接选用48对差分LVDS衔接；其他FPGA互连选用14端口Serial RapdIO交流机完结。Gbps基站体系的结构和接口全体选用高档电信核算架构（ATCA）和Serial RapidIO构建，模块化的结构和依据交流的互连使得体系能够方便地添加基带处理板卡的数量或扩展新的功用模块。
定论
LTE、IMT-Advanced等未来移动通讯体系要支撑很多的宽带用户和极高的空中接口速率，运用MIMO、OFDM、LDPC等杂乱的通讯信号处理算法，具有动态可重装备、核算资源动态调度能功用，对基站的核算处理和互连提出了极高的要求。以单渠道多系列的Virtex-5系列FPGA为中心规划的Gpbs无线通讯基站，选用依据交流的互连和分组的数据传输机制，能够验证各种未来无线通讯所运用的算法与技能，完结Gbps的无线传输通讯。
