锂离子电池办理芯片的研讨及其低功耗规划 — 数模混合电路的低功耗规划办法(二)

2.2模仿电路的低功耗规划

2.2.1模仿电路低功耗的束缚条件

如前所述，在数字电路低功耗规划中，下降电源电压是等比例下降工艺中最常选用也是最有用的办法。但由于实践体系一般选用通用的数字电路工艺，而数字电路优化功耗的计划并没有考虑到对模仿电路功用的影响。对模仿电路而言，电源电压的下降对动态规模（Dynamic Range，DR）和功耗反而晦气。

1根本束缚条件

模仿信号电路所耗费的功率是为了保持信号能量超越根本的热噪声，到达给定的信噪比（Signal-to-Noise Ratio，SNR）。图2.2.1给出了一个典型的模仿信号处理电路示意图，它可所以一个放大器、滤波器、振荡器等。电路总的功率为

式中，I_DD为流过电源电压V DD的电流，V_PP是V_DD在电容C端发生的输出电压峰-峰值，ƒ为频率。

式（2.2.1）可知，当V_PP挨近V_DD时，功率将有一个最小值。考虑到信噪比表达式

式中，k为玻尔兹曼常数（1.38×10^－23J/K），T为绝对温度。由式（2.2.1）和（2.2.2），能够得到

由式（2.2.3）能够看出，在给定的温度下，模仿电路所耗费的功率由电路作业频率（或给定的带宽）、信噪比、电源电压与信号峰-峰值之比所决议。明显，rail-to-rail（即V PP =V DD）电路的功耗最低，为

式（2.2.4）能够看出，在模仿电路中，在信噪比每添加10dB，最小功率的绝对值要增大十倍，而在数字电路中，要完成高信噪比，所献身的功耗远远低于模仿电路。还能够看出，式（2.2.4）标明的模仿电路低功耗根本束缚条件是一个通用方程，它只是给出了功耗与信噪比、速度的联系，而对电压摆幅、电路结构、有源电路发生的噪声没有任何束缚条件。关于给定的精度、增益和线性度，规划者总是期望得到必定的动态规模和速度，明显，只是用式（2.2.4）无法对不同的计划得出有用的比较成果。因而，规划面向使用的低压低功耗模仿电路之前，有必要对实践局限性有较深化的知道，比方噪声和精度。

2实践束缚条件

1）与噪声相关的功耗

依据噪声对模仿体系的功能有极大的影响，功耗优化有必要考虑到电路中器材的噪声。如图2.2.2所示，在低频下，MOS管的噪声模型可分红两个彼此独立的随机噪声：一个是热噪声，可用漏源间的电流源表征，另一个是闪耀（或称1/ƒ）噪声，可用与栅极串联的电压源标明。

界说热噪声的噪声功率谱密度（Power Spectral Density，PSD）为S_I，有

式中，G_TH表征晶体管热噪声电导，其巨细与MOS管的作业区域有关。一般，可将热噪声电导变换为一个栅极热噪声电阻，即有

式中，g_m为器材跨导。

而闪耀噪声的噪声功率谱密度S_V，1/ƒ为

式中，ρ在给定的温度下是与工艺相关的常数。

在饱满区，一般可将热噪声和闪耀噪声一致为栅极的总噪声，此刻可用一个与频率有关的噪声电阻界说：

结合式（2.2.6）和（2.2.8）可见，在给定的频率下，当跨导添加时，总输入噪声将下降，此刻总噪声主要由1/ƒ噪声决议；而增大栅极面积时，总输入相关噪声将主要由热噪声组成。

电压信号处理电路中，能够用较常见的运算放大器（OperationalAmplifier，OPA）为例，来评论噪声对电路功耗的影响。图2.2.3给出了具有有源负载的OPA结构，其间，C_L为输出端负载电容。

OPA的增益带宽（Gain Bandwidth，GBW）为

输入电压的噪声功率谱密度为

式中，NEF代表过剩噪声因子（Noise Excess Factor， NEF），为了下降噪声，输入对的跨导有必要远大于有源负载的跨导，此刻NEF挨近1.使用噪声带宽的办法能够求得输出噪声功率，在跟从器结构中，增益G=1，则输出端的动态规模DR能够标明为

式中，分别为PMOS和NMOS的饱满电压。将式（2.2.9）和（2.2.10）代入，则有

由式（2.2.12）可见，下降电源电压将使输出端的DR急剧下降。当g_m =2I/（V_GS -V_TH）时，由式（2.2.9）和（2.2.12），得

在饱满区，最小的V_GS -V_TH值为2nU_T（其间U T =kT/q为热电压，室温下为26mV，n为亚阈值因子），并且在时，则由式（2.2.13）可得

式（2.2.14）给出了在给定的动态规模、增益和增益带宽条件下，OPA电路所需求的最小的功耗。它给出了一切重要的规划参数间的束缚联系，对电路规划有着重要的指导意义。

2）与精度相关的功耗

模仿电路低功耗规划中，尤其是高速使用场合，有必要要考虑精度。而在速度-功耗-精度的束缚条件中，最重要的是器材参数的失配。处理失配的办法有失调补偿或是自调零（Auto-zero）技能。但这些补偿技能需求校准进程，在校准期间要中止体系的正常作业，将电路模块的失调电压取样后动态地放在存储器中。这将下降电路作业速度、添加额定的芯片面积以供给校准（Calibration）和仿制（replica）电路。在许多高速低功耗电路中，体系一般不允许被中止，或许所需的接连作业时间太长，不能确保失调能及时被纠正。因而，一般以为精度完全是由工艺的匹配功能所决议，典型地，如在高速AD或在DA转换器中，位的精度和晶体管的匹配成正比。

一般，两个抱负晶体管间的失配用两个参数来表征，一个是阈值电压失配V T₀≡V_T01 -V_T02，用标准偏差σ_VT来标明；另一个是电流增益系数β失配△β/β=（β₁ -β₂）/β，用标准偏差σβ来标明。它们遍及满意下式：

式中，A_VT0、A_β是与工艺相关的常数。

当晶体管为电压偏置时，器材的栅压相同而电流是变量；关于具有相同电流偏置的两个器材（如差分对），电压将相关改变。依据独立的失调散布，能够推出这种相关改变的散布：

MOS管作业在强反型时，式（2.2.16）变为

由式（2.2.17）能够看出，当变量为电流时，添加栅驱动电压能够进步精度。

这也证明了在电流形式电路中，为了到达最佳精度，有必要将器材偏置在深饱满区。

与之相反的是，在电压形式电路中，为减小失调电压，有必要尽可能地下降V_ov的值（令V_ov =V_GS-V_TH），一般可将此值设置在强反型边际。

式（2.2.17）还能够看出，要进步电路精度，就需求大尺度的器材，但与此同时，电路节点的负载%&&&&&%也添加，为保持给定的速度，就需求更大的功耗。关于单端输入，作业在强反型饱满区的器材，增益带宽由下式决议

关于给定的V ov，界说式（2.2.17）中的电流精度为1/Acurracy²=[σ(△I_D)/I_D]_²，电路所耗费的功率为P=IV_DD，则结合式（2.2.18），得到

式（2.2.20）给出的功耗-速度-精度的联系式，它标明在给定的电源电压下，功耗与电路精度的平方成正比，即意味着进步精度和进步速度比较，要支付更大的功耗价值。关于许多愈加杂乱的电路，如电流信号处理电路、差分对和运放等电压信号处理电路，乃至是多级电路中，式（2.2.20）依然适用。