MPC8272是Motorola公司2004年推出的第2代PowerQUICC通讯处理器。该通讯处理器选用MPC603e中心处理器，中心处理器作业频率达400 MHz，外部总线作业频率达100 MHz，总线支撑32位地址，64位数据位宽操作。别的该通讯处理器内嵌一个32位RISC处理器的通讯处理模块，集成有MAC、FCC、SMC、 ATM、HDLC、UART、T1、USB、PCI等设备通讯接口，以及1个60x总线接口衔接通用外围设备，十分适用于通讯操控范畴的运用。
1 通讯处理器MPC8272读写时序
MPC8272总线对外部器材的读、写访问是经过存储器操控模块来完结的，存储器操控模块生成8个外部存储器地址空间片选信号CSO～CS7，每个片选信号对应2个首要操控寄存器BR和OR，用它们来界说片选信号所界说的地址空间和对等候状况数、读写选通讯号的树立时刻、激活时刻、坚持时刻等的设置。 MPC8272对外部器材数据读、写时序如图1、图2所示。其间tc是外部总线作业时钟Clock的时钟周期，tRC和tWC别离是读写指令周期，tW是读写指令周期内刺进的Clock时钟周期。当不运用外部输入信号TA(数据传输承认信号)时，刺进的时钟周期数由0R寄存器的SCY值承认，其值最大为 15个时钟周期；当运用外部输入信号TA时，刺进的时钟周期数由其承认；当输入信号TA变低时(即外设数据准备好时)，处理器即可完结此次数据的读写操作。
MPC8272的外部总线作业频率可达100 MHz。当读写指令周期不刺进时钟周期时，其外部总线指令周期为2个时钟周期——20 ns，外部总线速率最高可达(50×N)Mbps(其间N为总线数据位宽)。该速率关于一般通用外设来说是很高的，需调整OR寄存器的SCY值以下降总线速率与外设进行读写操作。刺进最大15个时钟周期时，外部总线指令周期最大为17个时钟周期——170 ns，此刻外部总线速率最低为(5．8×N)Mbps，该速率满意常用外设的总线读写要求。关于通讯的一些特别外设，如交流网络电路MT90826、双口 RAMIDT71V321、数字信号处理器TMS320VC5416等接口，需选用处理器MPC8272的外部数据传输承认信号TA并规划相应的外部硬件等候逻辑电路进一步下降总线速率或动态刺进任何数意图等候时钟周期tW，以防止数据读写抵触，进步处理器总线功率和数据传输牢靠性。
2 外设读写时序剖析
作为语音通讯产品，嵌入式处理器首要外设的作业是：话音交流矩阵完结话音交流；DSP完结DTMF收发号、FSK来电号码显现以及会场话音交融等；双口RAM完结嵌入式处理器与其他处理器间的数据通讯；显现器用于参数设置或功用显现等。各外设的总线接口具有读、写周期长且不承认等特色，不能直接与MPC8272总线衔接，需规划相应的外部硬件电路以满意外设的读写时序要求。以下别离对各外设接口进行介绍。
MT90826是卓联公司开发的4 096×4 096通道无堵塞大型话音交流矩阵电路，支撑2．048 Mbps、4．096 Mbps、8．192Mbps和16．384．Mbps等ST—BUS格局数据流。电路选用次序写入操控读出交流机理，每个输出通道对应一个衔接寄存器。嵌入式处理器经过在输出通道的衔接寄存器中写入输入通道的地址，完结输入与输出通道话音数据流的交流。嵌入式处理器对MT90826的读写操作是否完结，可经过MT90826的数据传输承认信号DTA指示，其时序如图3所示。当DTA信号在片选周期内由高变低后，表明嵌入式处理器能够完毕本次总线的读写操作了。tAKD时刻长短并不承认，其最大值为240 ns，最小值为0。
在一个体系中，或许存在多片数字信号处理器TMS320VC5416，它们别离完结 DTMF收发号、FSK来电号码显现和会场话音交融等功用。TMS320VC5416选用8位HPI接口与嵌入式处理器进行数据交流，其通讯原理与两个处理器之间选用双口RAM进行数据通讯类似，即两处理器同享一段内存空间，分不同时刻对其读写操作。当处理器1正在对一个内存地址操作(读或写)，而处理器2也需对其进行操作(写或读)时，此刻输出忙占用信号，处理器2需等候忙占用信号完毕后才干完结本次写或读操作。TMS320VC5416与双口RAM IDT71V321的不同之处在于：嵌入式处理器操作IDT71V321是直接内存操作，而嵌入式处理器操作TMS320VC5416是经过HPI接口地址、数据寄存器直接操作TMS320VC5416的内存空间的。别的，TMS320VC5416的HPI接口忙信号HRDY为高电平有用，IDT71V321接口忙信号BUSY为低电平有用。HRDY和BUSY信号的发生均具有随机性，且跟着总线操作频率的添加而加大；忙等候时刻 tRDY和tBUSY也具有不承认性，与其通讯的处理器运转速度的快慢有关，读写时序如图4所示。
VGGl2864E是北京维信诺科技有限公司开发的128×64点阵OLED显现模块，读写时序如图5所示。该OLED模块的使能信号E的周期tEC最小为1 000 ns(相当于固定1 Mbps的总线速率)，使能信号脉冲宽度tEH、tEL最小为450 ns。嵌入式处理器MPC8272若选用总线办法直接操控0LED模块，则MPC8272的读、写周期最大值为170 ns，其读、写时序不能满意该OLED模块的要求，需规划相应的外部硬件等候逻辑电路来扩展MPC8272的读、写周期时长，以满意OLED模块的要求。
3 总线适配规划
快速嵌入式处理器与慢速外设的总线适配办法大致有3种：下降外部总线频率、调整片选操控寄存器时钟周期数和运用外部输入承认信号TA(Intel处理器名为数据准备好信号RDY，三星处理器名为总线周期延伸恳求信号nwait，它们的作业原理相同)。
下降嵌入式处理器外部总线频率可加长总线数据传输周期，到达与低速外设匹配的意图，但大大下降了处理器的利用率和功率。该办法不可取。
调整嵌入式处理器片选操控寄存器的刺进时钟周期数，能够满意总线周期固定且不大于处理器外部总线周期的外设的要求，但不能满意总线周期不承认和大于处理器外部总线周期的外设的要求。例如，MPC8272的外部总线作业频率为100 MHz，外部总线指令周期最大为170 ns，能够满意总线周期小于170 ns的外设的要求，但不能与0LED模块(周期为l000 ns)衔接。因为TMS320VC5416和IDT71V321接口的不承认性，其总线也不能与嵌入式处理器总线直接衔接，需运用其外部输入承认信号TA 并规划外部逻辑电路进行适配，以满意安稳、牢靠的外部总线读写需求，其硬件衔接如图6所示。MT90826数据总线接口为16位宽，设置MPC8272的片选CS4为16位宽与其匹配；其他外设数据总线均为8位宽，共用MPC8272的片选CS5，并与高位地址线A18、A17进行地址译码发生其他外设的片选使能信号。CPLDEPM3064的具体规划如图7所示。
