推挽输出与开漏输出的差异:
>>推挽输出:能够输出高,低电平,衔接数字器材
>>开漏输出:输出端相当于三极管的集电极. 要得到高电平状况需求上拉电阻才行. 适合于做电流型的驱动,其吸收电流的才干相对强(一般20ma以内).
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
三极管的开漏输出有什么特性，和推挽是不是一回事，
问题：
许多芯片的供电电压不一样，有3.3v和5.0v，需求把几种IC的不同口衔接在一起，是不是直接衔接就能够了?实际上体系是使用在I2C上面。
简答：
1、部分3.3V器材有5V兼容性，能够使用这种容性直接衔接
2、使用电压转化器材，如TPS76733便是5V输入，转化成3.3V、1A输出。
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
开漏电路特色及使用
在电路规划时咱们常常遇到开漏(open drain)和开集(open collector)的概念。所谓开漏电路概念中说到的“漏”便是指MOSFET的漏极。同理，开集电路中的“集”便是指三极管的集电极。开漏电路便是指以MOSFET的漏极为输出的电路。一般的用法是会在漏极外部的电路添加上拉电阻。完好的开漏电路应该由开漏器材和开漏上拉电阻组成。
组成开漏方法的电路有以下几个特色：
1. 使用 外部电路的驱动才干，削减IC内部的驱动。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。IC内部仅需很下的栅极驱动电流。如图1。
2. 能够将多个开漏输出的Pin，衔接到一条线上。构成 “与逻辑” 联系。如图1，当PIN_A、PIN_B、PIN_C恣意一个变低后，开漏线上的逻辑就为0了。这也是I2C，SMBus等总线判别总线占用状况的原理。
3. 能够使用改动上拉电源的电压，改动传输电平。如图2, IC的逻辑电平由电源Vcc1决议，而输出高电平则由Vcc2决议。这样咱们就能够用低电平逻辑操控输出高电平逻辑了。
4. 开漏Pin不衔接外部的上拉电阻，则只能输出低电平(因而关于经典的51单片机的P0口而言，要想做输入输出功用有必要加外部上拉电阻，不然无法输出高电平逻辑)。
5. 规范的开漏脚一般只需输出的才干。添加其它的判别电路，才干具有双向输入、输出的才干。
使用中需留意：
1. 开漏和开集的原理相似，在许多使用中咱们使用开集电路替代开漏电路。例如，某输入Pin要求由开漏电路驱动。则咱们常见的驱动方法是使用一个三极管组成开集电路来驱动它，即便利又节约本钱。如图3。
2. 上拉电阻R pull-up的 阻值 决议了 逻辑电平转化的沿的速度 。阻值越大，速度越低功耗越小。反之亦然。
Push-Pull输出便是一般所说的推挽输出，在CMOS电路里边应该较CMOS输出更适宜，应为在CMOS里边的push-pull输出才干不可能做得双极那么大。输出才干看IC内部输出极N管P管的面积。和开漏输出比较，push-pull的凹凸电平由IC的电源低定，不能简略的做逻辑操作等。push-pull是现在CMOS电路里边用得最多的输出级规划方法。
at91rm9200 GPIO 模仿I2C接口时留意!!
一.什么是OC、OD
集电极开路门(集电极开路 OC 或源极开路OD)
open-drain是漏极开路输出的意思，相当于集电极开路(open-collector)输出，即ttl中的集电极开路(oc)输出。一般用于线或、线与，也有的用于电流驱动。
open-drain是对mos管而言，open-collector是对双极型管而言，在用法上没啥差异。
开漏方法的电路有以下几个特色：
1.使用外部电路的驱动才干，削减IC内部的驱动。 或驱动比芯片电源电压高的负载.
2.能够将多个开漏输出的Pin，衔接到一条线上。经过一只上拉电阻，在不添加任何器材的情况下，构成“与逻辑”联系。这也是I2C，SMBus等总线判别总线占用状况的原理。假如作为图腾输出有必要接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快;上升延是无源的外接电阻，速度慢。假如要求速度高电阻挑选要小，功耗会大。所以负载电阻的挑选要统筹功耗和速度。
3.能够使用改动上拉电源的电压，改动传输电平。例如加上上拉电阻就能够供给TTL/CMOS电平输出等。
4.开漏Pin不衔接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来衔接不同电平的器材，匹配电平用的。
5.正常的CMOS输出级是上、下两个管子，把上面的管子去掉便是OPEN-DRAIN了。这种输出的首要意图有两个：电平转化和线与。
6.因为漏级开路，所今后级电路有必要接一上拉电阻，上拉电阻的电源电压就能够决议输出电平。这样你就能够进行恣意电平的转化了。
7.线与功用首要用于有多个电路对同一信号进行拉低操作的场合，假如本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻完成的。(而正常的CMOS输出级，假如呈现一个输出为高别的一个为低时，等于电源短路。)
8.OPEN-DRAIN供给了灵敏的输出方法，可是也有其缺点，便是带来上升沿的延时。因为上升沿是经过外接上拉无源电阻对负载充电，所以当电阻挑选小时延时就小，但功耗大;反之延时大功耗小。所以假如对延时有要求，则主张用下降沿输出。
二.什么是线或逻辑与线与逻辑?
在一个结点(线)上, 衔接一个上拉电阻到电源 VCC 或 VDD 和 n 个 NPN 或 NMOS 晶体管的集电极 C 或漏极 D, 这些晶体管的发射极 E 或源极 S 都接到地线上, 只需有一个晶体管饱满, 这个结点(线)就被拉到地线电平上.
因为这些晶体管的基极注入电流(NPN)或栅极加上高电平(NMOS), 晶体管就会饱满, 所以这些基极或栅极对这个结点(线)的联系是或非 NOR 逻辑. 假如这个结点后边加一个反相器, 便是或 OR 逻辑.
注：个人了解：线与，接上拉电阻至电源。(~A)&(~B)=~(A+B)，由公式较简单了解线与此概念的由来 ;
假如用下拉电阻和 PNP 或 PMOS 管就能够构成与非 NAND 逻辑, 或用负逻辑联系转化与/或逻辑.
注：线或，接下拉电阻至地。(~A)+(~B)=~(AB);
这些晶体管常常是一些逻辑电路的集电极开路 OC 或源极开路 OD 输出端. 这种逻辑一般称为线与/线或逻辑, 当你看到一些芯片的 OC 或 OD 输出端连在一起, 而有一个上拉电阻时, 这便是线或/线与了, 但有时上拉电阻做在芯片的输入端内.
趁便提示假如不是 OC 或 OD 芯片的输出端是不能够连在一起的, 总线 BUS 上的双向输出端连在一起是有办理的, 一起只能有一个作输出, 而其他是高阻态只能输入.
三.什么是推挽结构
一般是指两个三极管分别受两互补信号的操控,总是在一个三极管导通的时分另一个截止.要完成线与需求用OC(open collector)门电路 .假如输出级的有两个三极管，一直处于一个导通、一个截止的状况，也便是两个三级管推挽相连，这样的电路结构称为推拉式电路或图腾柱(Totem-pole)输出电路(惋惜，图无法贴上)。当输出低电平常，也便是下级负载门输入低电平常，输出端的电流将是下级门灌入T4;当输出高电平常，也便是下级负载门输入高电平常，输出端的电流将是下级门从本级电源经 T3、D1 拉出。这样一来，输出凹凸电平常，T3 一路和 T4 一路将替换作业，然后减低了功耗，进步了每个管的承受才干。又因为不管走哪一路，管子导通电阻都很小，使RC常数很小，改变速度很快。因而，推拉式输出级既进步电路的负载才干，又进步开关速度。供你参阅。
推挽电路是两个参数相同的三极管或MOSFET,以推挽方法存在于电路中,各担任正负半周的波形扩大使命,电路作业时，两只对称的功率开关管每次只需一个导通，所以导通损耗小效率高。
输出既能够向负载灌电流，也能够从负载抽取电流
