1、 FPGA浮点运算移风易俗
以往FPGA在进行浮点运算时，为契合IEEE 754规范，每次运算都需求去归一化和归一化进程，导致了极大的功用瓶颈。由于这些归一化和去归一化进程一般经过FPGA中的大规划桶形移位寄存器完结，需求许多的逻辑和布线资源。一般一个单精度浮点加法器需求500个查找表（LUT），单精度浮点要占用30%的LUT，指数和自然对数等更杂乱的数学函数需求大约1000个LUT。因而跟着DSP算法越来越杂乱，FPGA功用会显着劣化，对占用80%～90%逻辑资源的FPGA会形成严峻的布线拥塞，阻止FPGA的快速互联，最终会影响时序收敛。
为处理以上问题， 2010年Altera在DSP Builder高档模块库中引入了交融数据通路规划。它将根本算子组合在一个函数或许数据通路中，经过剖析数据通路的位增加，挑选最优归一化输入，为数据通路分配满足的精度，尽可能消除归一化和去归一化进程。这一优化渠道将定点DSP模块与可编程软核逻辑相结合，避免了许多运用这类桶形移位寄存器。与运用几种根本IEEE 754算子构成的等价数据通路比较，减少了50%的逻辑，延时减小了50%。而且，这一办法总的数据精度一般高于运用根本IEEE 754浮点算子库的办法。
在Altera Arria 10和Stratix 10器材中的硬核浮点DSP模块开发出来之前，交融数据通路办法的浮点运算功用和功率是业界抢先的。表1显现了Cholesky求解器运转在StraTIx V版DSP开发套件上的成果，方式是Ax = B，运用了DSP Builder高档模块库中的交融数据通路规划流程。一般来说Cholesky的输入矩阵函数规划大、延时长，因而很难在FPGA硬件中完结，但具有交融数据通路的DSP Builder模块库的浮点运算占用的逻辑仅仅根本浮点乘法器的3到4倍，并会在每一时钟周期发生一个成果，然后可完结相应规划的 Cholesky求解。
跟着Altera DSP模块体系结构的前进和软件东西的不断优化，现在Altera已可在FPGA中完结高功用浮点运算，Altera的Arria 10和StraTIx 10器材中的硬核浮点DSP模块便是业界抢先的浮点处理方案的代表。
2 、硬核浮点DSP进步规划效能，加速上市
在Arria 10和StraTIx 10器材中的硬核浮点DSP模块不只进步了运算功用，还可加速产品上市时刻。在进步运算功用方面，首要体现在三个方面：
一是可节约逻辑资源的运用。选用Arria 10和StraTIx 10器材中的硬核浮点DSP模块，FPGA体系克服了前述说到的约束功用的应战。在曩昔，需求运用定点乘法器和FPGA逻辑来完结浮点运算功用，Altera的硬核浮点DSP几乎不运用现有FPGA浮点计算所需求的逻辑资源，而且，桶形移位寄存器可在硬核DSP模块中完结，就避免了运用名贵的FPGA资源运转归一化和归一化函数。选用硬核浮点DSP模块内置这一立异体系结构，不只节约了许多的逻辑资源，时序收敛或许fMAX要求也不再受限于次优布线，然后确保了运用80%至90%逻辑资源的FPGA仍能坚持较高的fMAX功用。
二是进步了数字精度。硬核浮点DSP模块支撑许多复数浮点运算，包含累乘法、加减法等，其浮点输出都契合IEEE 754规范，然后确保了在具有高分辨率要求的运用中其数值的一致性。曩昔FPGA完结浮点运算是在内部数据通路上运用二进制补码表明。在算法输入输出时，这一内部二进制补码表明与IEEE 754格局彼此转化。这在处理桶形移位寄存器占用资源方面至关重要，但实践输出值与MATLAB/Simulink模型值比较会有所误差。可是，在选用了Arria 10和Stratix 10器材中的硬核浮点模块后，实践输出值与Simulink模型显现的高度一致。
三是进步了能效。Arria 10和Stratix 10器材还在FPGA业界完结了能效最高的浮点，每瓦分别是50 GFLOP和100 GFLOPS，极大地减少了曾经进行浮点运算时所需求的逻辑和布线资源，然后大幅度降低了内核动态功耗。
而在加速产品上市方面，FPGA中集成的硬核浮点DSP支撑许多常见的DSP模型和仿真环境，可无缝完结优化浮点运算。在从军事范畴的雷到达通讯体系等各种运用中，Arria 10和Stratix 10器材为规划人员供给了更高效的规划，均匀可将设计时间缩短6-12个月。一方面是由于不需求额定的转化进程。在前几代FPGA中要完结高功用浮点运算，需求进行转化，将浮点转化为定点，在FPGA中完结，在定点完结中剖析、转化并验证浮点算法。这种转化进程一般进程繁琐。此外，这一进程完结后，还需验证转化进程傍边的准确率。假如规划方面有任何的修正或改变，都需求从头把这些流程再进行一遍，继续进行转化。另一方面是由于Altera供给了易用的规划东西。Altera优异的DSP规划东西包含为硬件规划人员、根据模型的规划人员供给的DSP Builder，以及为软件编程人员供给的面向OpenCL的软件开发套件（SDK）。运用这些东西，规划人员彻底不需求浮点到定点的转化进程，相应地在完结进程中也不需求调试，在几分钟内就可以完结体系界说和仿真，直至体系完结。当运用DSP Builder或许面向OpenCL的SDK规划算法，规划人员可以将开发精力会集在算法界说和迭代上，而不是规划硬件，协助他们缩短了开发和验证时刻。
责任编辑：gt
