1、前语
高速以太网能够满意新的容量需求，处理了低带宽接入、高带宽传输的瓶颈问题，扩展了运用规模，并与曾经的一切以太网兼容。全双工的以太网协议并无传输间隔的约束，只是在实践运用中，物理层技能约束了最大的传输间隔。不过能够通过运用高功用的收发器或链路扩展器来延伸以太网链路的长度。可是面向流量高达数十G的高速以太网中，怎么快速、牢靠地完结数据的转发与链路延伸并不是一件很简略的作业。尤其是高速以太网中，对设备时延十分灵敏，因而要求数据中继设备处理速度有满意的快、一起还能够对转发的数据进行简略剖析与处理，才干完结高速、牢靠的数据转发功用。另一方面，在10G以太网规范出台之前，就已经有多家厂商推出了依据10G以太网规范草案的10G以太网设备。国外厂商如Foundry、Cisco、Enterasys、Extreme、Forcel0、Nortel、A1catel、Juniper、Avaya、HP、Riverstone等公司纷繁推出了10G以太网设备，国内几家闻名的通讯设备制造商，像华为、港湾也研制出具有自主知识产权的10G以太网产品。不同公司的产品、设备在对协议完结的一致性、互操作性、稳定性、老练性等方面都有所不同，因而要规划并完结一个牢靠、高速数据中继器有必要深入研究高速以太网规范，并充分考虑其规划的灵敏性，因而本文提出了一个依据FPGA的高速数据中继器规划计划。
2、高速数据中继器功用剖析
高速数据中继器首要需完结以下功用是对外部光纤链路发送过来的高速、许多数据处理，首要包含有： 10G以太网的物理层处理。包含将10Gbps光信号转化为电信号和将10Gbps高速串行数据转化为低速率的并行数据，便于上层处理；10G以太网的链路层处理。包含对10Gbps数据进行PCS解码和MAC操控的链路层处理，终究输出完好的MAC帧；对MAC帧格局进行判别来辨认其间封装的上层数据是协议报文仍是数据报文；对IP数据报文进行查表处理，看是否有发往本机的IP报文；将需求上交到转发进行深层次IP层处理的数据报文封装成内部数据报文格局并上交；将需求上交到板极处理机的协议报文和发往本路由器的IP报文封装成内部协议报文格局并上交。
数据中继器对需求转发出去的数据需求完结如下处理：对交流发送过来的数据报文进行内部格局判别，决议是否进行查表处理；对不需求进行查表的IP报文直接从内部头中提取意图MAC地址；对需求查表的IP报文进行查表处理，若查表射中则回来意图MAC地址，若不射中则将该数据报文上交到板极处理机；对得到意图MAC地址的报文进行以太网格局封装；对板极处理机下发的协议报文和封装好的以太网帧进行合路处理；10G以太网的链路层处理。包含对MAC帧进行MAC操控链路层处理和PCS编码；10G以太网的物理层处理。包含并/串转化和电/光转化。其处理流程如图一所示
图 一：高速数据中继器数据处理流程
3、计划的选取与完结
从以上输入处理和输出处理流程来看，物理层和链路层的功用能够通过挑选相应的商用器材来完结，完结起来并不杂乱；但图1中虚线框内的处理功用是在10Gbps的高速率下进行的，完结起来比较困难。现在在高速数据处理中，能完结这部分功用的处理器材可分为固定功用器材和可编程器件两种，其间固定功用器材首要指ASIC（Application Specific Integrated Circuit），可编程器材又有FPGA（Field Programmable Gate Array）和NP（Network Processor）两种，下面临这三种器材进行比较。
首要能够一起供给极高转发功用和较低本钱的只要ASIC芯片了。ASIC的硬件资源最为丰厚，处理才能是NP不能比较，万兆中心层设备选用ASIC是关于功用的一种保证。可是它的先天不足也是无法逃避的，因为ASIC的固定特性一向无法处理路由器对多事务支撑的需求，ASIC芯片一旦产出后，其原有的功用无法增加，也能够把业界现在需求的功用都做在ASIC里边，可是现在干流的许多技能如MPLS、QoS等都是只停留在草案阶段，还未规范化，所以现在就做死在ASIC里边显然是有很大危险的。由此可看出，ASIC可为任何固定功用供给高功用，但却几乎没有灵敏性和可扩展性。第二种NP，现在网络处理器（NP）技能是业界十分受欢迎的技能之一，NP技能本身便是通过厂家自己编写微码的办法对网络协议处理进行优化，通过内置微引擎的办法完结加快处理，功用是CPU无法比较的。这样的结构注定了NP就比ASIC具有更多的灵敏性，对新增事务的支撑才能永久都比ASIC强。可是NP也有其本身不能战胜的缺陷，NP的硬件资源比照ASIC必定仍是有很大距离的，所以其在处理海量多事务时转发功用下降很快，不能到达线速。
第三种是FPGA，FPGA对任何高速并行数据处理都十分抱负，具有可编程的才能和较高的灵敏性，便于完结多事务支撑，一起，因为其可编程性是通过硬件完结的，因而能够供给较高的高速数据处理功用。考虑到硬件的可编程性没有软件灵敏，所以最新的FPGA上能够加上一个微处理器的中心（core），加上了微处理器中心的FPGA，在可编程性上变得“软硬兼备”。 除了加上微处理器的中心，FPGA芯片公司还花大力开发芯片的高速I/O，通过网络友爱的功用，该类型FPGA可供给高功用数据和网络操控处理功用。这使他们成为WAN/MAN/LAN网络中专用高速数据处理的抱负候选器材，并将在灵敏性/功用间进行折衷的操控权交到用户手中。此外，FPGA对任何高速数据的并行处理都比较抱负，并且具有十分的灵敏性和扩展性，且开发周期短，能够构成具有自主知识产权的内核，终究还能够构成自己的ASIC，因而在本文规划中挑选了FPGA作为高速数据处理的中心部件。
依据高速数据中继器的功用需求，并考虑高速数据中继与转发中路由器的实践功用目标，确认了该高速数据中继器需求到达以下技能目标：具有10Gbit/s线速度处理40字节长IP包的才能；支撑100MSPS的查表速度；可供给64K条本机地址表项。
从上述三点功用目标来看，第一点通过挑选功用目标高的FPGA即可完结，而第二点和第三点则无法由FPGA独自完结。从这两点功用目标来看，都是关于路由查表方面的，一个是表项容量方面的目标，一个是查表速度方面的目标。现在盛行的查表计划是选用CAM（Content Addressable Memory）来完结，因而本文总体规划中也选用CAM来完结查表处理。由此得出的高速数据中继器总体规划结构如图二所示。
图 二：依据FPGA的数据中继器规划结构
在该规划结构中，输入处理和输出处理运用FPGA来完结，因为这些处理功用都是在10Gbps的高速下完结的，占用的FPGA资源较多，加之输入输出处理时都有查表模块，占用的FPGA I/O资源也较多，要在一片FPGA内完结这些处理功用是很困难的。为下降规划难度和为今后功用扩展预留一些FPGA资源，对输入处理选用一片FPGA来完结，对输出处理相同选用一片FPGA来完结。关于其他功用部分，操控办理平面（板极处理机）选用Power PC来完结，输入查表和输出查表运用CAM来完结。在10G以太网链路层处理上选用商用ASIC芯片S19205来完结，S19205能够兼容IEEE802.3ae规范，能作业在10G-LAN、10G-WAN和10G-POS（Packet Over SDH）三种形式；在10G以太网的PMA和PMD子层的功用完结上选用了Gtran公司的GT10来完结，它是一个Transponder，在内部即完结了光电转化，又完结了串并转化，通过供给不同的时钟网络合作S19205就能够完结这三种10G接入办法。关于10G-LAN接入和10G-WAN接入而言，FPGA程序的处理流程是相同的，这样，S19205在GT10的合作下，能够将10G-LAN和10G-WAN的不同屏蔽在FPGA功用处理之外，使得该规划结构既可作业在10G-LAN形式，也可作业在10G-WAN形式，到达规划复用的意图。
4、 测验与剖析
高速数据中继器规划制板完结后，还要将其置于整个路由器环境中进行功用测验，其测验结构如图三所示，最下面四个模块组成了高速数据中继器。
图 三：测验结构图
从图中能够看出，测验时需求两个10GbE接口，一个用于接纳测验仪的数据报文，别的一个则是对通过转发处理和端口交流后的数据报进行处理后回来给测验仪进行剖析。下面给出衡量体系功用的要害参数的测验状况。
测验中选用的数据包长是46、60、64、65、128、256、512、1024、1280、1508，测验时刻是1分钟，测验成果如下：
图 四：体系时延测验曲线图
因为咱们的中继器设计时的功用目标是能够到达10Gbps速率下40字节IP包的处理才能，在测验仪的吞吐量下不应该丢包，实践测验结构在上述10种包长的状况下，IPv4和IPv6的单播、组播包的丢包率均为0。体系时延测验成果如图四所示。从测验成果能够看出，高速数据中继器运用在高速路由器中后彻底满意高速路由器对数据中继要求的各项功用目标。
5、立异点总结
本文的立异点是提出了一种依据FPGA的高速数据中继器规划计划，并归纳剖析了ASIC和NP等办法规划的高速网络中继器规划办法，在规划的功用和灵敏性两方面做了很好的权衡。从测验成果能够看出，本文规划很好地满意了网络处理的基本功用以及高速数据中继的功用目标要求。
责任编辑：gt
