自引进以来，现场可编程门阵列（FPGA）的容量添加了10000倍以上， 功用添加了100倍。 单位功用的本钱和功耗都削减了超越1000倍。 这些前进是由工艺缩放技能所推进的， 可是 FPGA 的故事比简略缩放技能的更杂乱。 摩尔定律的数量效应推进了FPGA在体系结构、运用和办法方面产生质的改变。 因而， FPGA 现已阅历了几个不同的开展阶段。 本文别离总结了创造、扩张、累积这三个阶段， 并评论了它们的驱动压力和基本特征。 本文终究展望了未来的FPGA阶段。
Xilinx 在1984年引进了第一个现场可编程门阵列（FPGAs）， 虽然直到Actel在1988年遍及这个术语它们才被称为FPGAs. 在接下来的30年里，咱们称之为FPGA的设备的容量添加了1万多倍，速度添加了100倍。 单位功用的本钱和能耗降低了1000倍以上（见图1）。
图1 Xilinx FPGA特点相对于1988年。容量指逻辑细胞计数。速度指可编程织物的同功用功用。价格指每个逻辑单元。能量指每个逻辑单元。价格和能量按一万倍扩大。数据来历： Xilinx宣布的数据。
这些前进在很大程度上是由工艺技能驱动的， 随半导体的扩展， 很简略把 FPGA 的进化看成是一个简略的容量开展。 这种观点太简略了。FPGA 发展的实在故事要风趣得多。
自其引进以来， FPGA 设备经过几个不同的开展阶段已获得发展。 每个阶段都受到工艺技能时机和运用程序需求的驱动。这些驱动压力引起设备特性和东西的可调查改变。在本文中， 咱们回忆了FPGA的三阶段。 每个阶段长达8年， 而且每一段在回忆中都很明显。
三个阶段别离是：
1）创造阶段， 1984–1991;
2）扩张阶段， 1992–1999;
3）累积阶段， 2000–2007.
图2. FPGA与ASIC交叉点。 图表显现总本钱与单位数量。 FPGA线条较暗，从左下角开端。 跟着下一个工艺节点的选用（从较早节点的虚线箭头到稍后节点的实线箭头），由笔直虚线标明的交叉点变大。
二、前语： 关于FPGA的重大问题有哪些？
A.FPGA VS ASIC
20世纪80年代，专用集成电路（ASIC）公司为电子市场带来了一个惊人的产品：定制集成电路。 到20世纪80年代中期，稀有十家公司在出售ASIC，在剧烈的竞赛中，本钱低，容量大，速度快的技能更具受喜爱。 当FPGA呈现的时分，它在一切这几个方面上都并不杰出，但却鹤立鸡群。这是为什么？
ASIC的功用是由自定义掩模东西决议的。ASIC的客户为这些掩模东西支付了前期的一次性工程（NRE）费用。因为没有定制的东西，FPGA降低了预付本钱和树立定制数字逻辑的危险。经过制作一种能够被成百上千的客户运用的自定义硅设备，FPGA供货商能够有效地平摊一切客户的NRE本钱，然后不会对任何一个客户收取任何费用，又一起添加了每个客户的单位芯片本钱。
前期的NRE本钱确保了FPGA在某些数量上比ASIC更具本钱效益。FPGA供货商在他们的“交叉点”上揄扬这个数字，这个数字证明了ASIC的更高的NRE开支。 在图2中，图线显现了购买数量单位的总本钱。 ASIC具有NRE的初始本钱，而且每个后续单元将其单位本钱添加到总数。 FPGA没有NRE电荷，可是每个单元的本钱都比功用适当的ASIC要高，因而斜率更峻峭。 两条线在交叉点相遇。 假如所需的单元数量少于此数量，则FPGA解决方案廉价; 超越该数量的单位标明ASIC具有较低的整体本钱。
因为NRE本钱占ASIC整体具有本钱的很大一部分，所以FPGA每单位本钱超越ASIC本钱的优势跟着时刻的推移而削减。 图2中的虚线标明某个工艺节点的总本钱。 实线标明下一个工艺节点的状况，NRE本钱添加，可是每个芯片的本钱较低。 FPGA和ASIC都运用低本钱制作，而ASIC NRE收费持续攀升，推高交叉点。 终究，交叉点变得如此之高，以至于大多数客户，单元的数量现已不再适用于ASIC。 定制芯片只确保十分高的功用或很高的体积; 一切其他人能够运用可编程解决方案。
