您的位置 首页 资料

片上网络技术的开展给FPGA带来了什么优势

片上网络技术的发展给FPGA带来了什么优势-在摩尔定律的推动下,集成电路工艺取得了高速发展,单位面积上的晶体管数量不断增加。

(文章来历:EEWORLD)

在摩尔定律的推进下,集成电路工艺取得了高速开展,单位面积上的晶体管数量不断添加。片上体系具有集成度高、功耗低、本钱低一级优势,现已成为大规划集成电路体系规划的干流方向,处理了通讯、图画、核算、消费电子等范畴的许多挑战性的难题。 跟着片上体系SoC的运用需求越来越丰厚,SoC需求集成越来越多的不同运用的IP。别的,片上多核体系MPSoC也现已成为必定的开展趋势。

跟着SoC的高度集成以及MPSoC的高速开展,对片上通讯提出了更高的要求。片上网络技能(Network-on-Chip,NoC)在这个时分也得到了极大的运用,它本质上便是供给一种处理芯片内不同IP或许不同中心之间数据传输的片上通讯计划。

片上网络技能从创造至今已有20多年的前史,在SoC中现已有了广泛的运用。针对片上网络高带宽、低推迟的特性,干流FPGA公司也开端考虑将NoC用于高端FPGA中来处理数据传输的高带宽需求。Achronix的新一代7nm工艺的Speedster 7t便是最早集成了NoC的高端FPGA之一。

传统的SoC片上通讯结构一般选用同享总线的方法。在同享总线结构中,一切的处理器和IP模块同享一条或多条总线。当有多个处理器一起拜访一条总线时分需求有裁定机制来决议总线的一切权。同享总线片上通讯体系结构一般比较简单,且硬件价值也小。可是带宽有限,并且带宽也无法跟着IP的增多而进行扩展。1996年,ARM公司提出的AMBA总线广泛运用于嵌入式微处理器的片上总线,现在现已成为事实上的工业规范。

片上网络技能的开展给FPGA带来了什么优势

关于传统的同享总线,当多个处理器一起去拜访不同的IP的时分,因为需求裁定机制去决议总线的一切权,所以传统的总线方法在这种情况下就会形成必定的瓶颈,最大的问题便是拜访的延时。

Crossbar确保了多路通讯一起进行的实时性,只需不是拜访同一个方针设备,就不需求用到裁定,大大削减了因为裁定带来的瓶颈问题。可是跟着设备数的添加,Crossbar的规划会以几何级数添加。所以一般咱们经过桥接设备去级联多个Crossbar来支撑设备的扩展。可是桥接设备或许会成为体系的瓶颈,添加传输的推迟。

实践运用中,咱们一般也会选用Crossbar和同享总线相结合的方法,用桥接器将Crossbar网络和同享总线网络连接起来。

片上网络技能的开展给FPGA带来了什么优势

FPGA在日益添加的数据加快需求上正在发挥越来越重要的效果。为了满意云核算和边际核算中各种高功用运用的需求,FPGA作为一种可编程可定制化的高功用的器材逐渐成为一条布置高吞吐量数据加快的方便途径。但一起这些高功用的加快运用也对高端FPGA提出了更高的要求,高算力、高带宽的数据传输以及高带宽的存储器

片上网络技能现已比较广泛的用于SoC中,并取得了比较好的效果。近年来才渐渐用于FPGA中,Achronix创建了一种可最大极限地进步体系吞吐量的Speedster 7t FPGA芯片,创新地将二维片上网络(2D NoC)运用到了FPGA中,能够在逻辑阵列内的处理单元与各种片上高速接口存储器接口之间高速地传输数据,真实完结了数据密集型运用吞吐量的最大化。有了片上网络的FPGA如虎添翼,带来了传统FPGA所不及的许多优势,势必在各种数据加快运用中发挥巨大的效果。

Speedster 7t FPGA上的二维片上网络(2D NoC)不是由可编程逻辑建立,而是固化的ASIC逻辑完结,固定运转频率为2GHz,每一行或许每一列的NoC都能够作为两个单向256位完结双向的通路,所以每个方向可供给512Gbps的带宽,整个网络总带宽则能到达27Tbps。

片上网络技能的开展给FPGA带来了什么优势

NoC为FPGA供给了以下几项重要优势:大幅进步规划功用,处理一些高功用运用如400G以太网的功用瓶颈:一般在数据流经过400G以太网MAC解包今后会是一个超高位宽且需求运转在很高频率的处理,这在传统FPGA逻辑单元里边是无法完结的,而NoC就能处理功用瓶颈。

NoC是在传统可编程逻辑之外额定添加的走线资源,所以在高资源占用规划中能够下降布局布线拥塞的危险。NoC包含了异步时钟转化,裁定操控等逻辑,能够去代替传统的逻辑去做高速接口和总线办理等,所以运用NoC能够简化用户规划节约一部分传统资源(LE、FIFO和布线等)的运用。NoC部分是ASIC固化逻辑,功耗比传统的FPGA可编程逻辑完结要低许多。

运用NoC能够完结真实的模块化规划。传统高端FPGA规划一般是需求一个FPGA工程师团队来完结,每个工程师规划自己模块,在FPGA整个芯片里调试验证自己模块,然后再把各个模块连接成更大的完好规划,这时分会因为资源占用上升,一般需求花许多时刻去优化布局乃至去修正规划以到达方针功用。而在Achronix Speedster7t 中能够让模块之间经过NOC互联,再凭借关于单个模块功用功用调试完结后固定布局技能,乃至能够到达NoC互联后全体规划不需求额定联调的或许。这样能够大幅削减研制工作量和时刻。
      (责任编辑:fqj)

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/ziliao/86911.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部