上一年第一次跟着师父去做产品的EMC试验的时分，颇有收成在此收拾共享给我们。
曾经在学生年代的时分关于MCU退耦电容的效果了解的并不是很透彻，导致不是很关怀退耦电容的放置方位，退耦电容在芯片的手册中是如下声明的：
手册上阐明： Each power supply pair （VDD/VSS， VDDA/VSSA etc.） must be decoupled with filtering ceramic capacitors as shown above. These capacitors must be placed as close as possible to， or below， the appropriate pins on the underside of the PCB to ensure the good functionality of the device.
意思是为了给MCU供给更好的工作环境，退耦电容有必要尽可能接近MCU。而其时规划的PCBA因布板区域等约束，疏忽了此规则，退耦电容放置的离MCU供电引脚相对较远。导致在做CE02 电流法时在 32M，64M，96M发生了尖峰下图所示，楼主用的MCU是8M的主频很显着这是晶振的倍频：
楼主和师傅加了Π型滤波，L型滤波都没有左右，后来在导线上加了一个大磁环将48M邻近的鼓包压了下去（48M的鼓包后来发现是由背景噪声引起来的），各种共模和差模并没有任何的显着效果。后续将MCU引脚上强行焊上100nF和10uF的电容后，尖峰下降。随即从头进行layout删去一些不必要的器材，总算为退耦电容腾出了一些方位，终究正式试验的时分余量竟然有20db（优异）！
自此试验之后，正式了MCU退耦电容的效果，既能够给MCU供给更好的工作环境，又能够将MCU发生的噪声滤去。所以MCU退耦电容一定要离引脚足够近啊！
