能够存储1位二值信号的根本单元电路统称为触发器（Filp-Flop）
触发器是构成时序逻辑电路的根本逻辑部件。它有两个安稳状况：“0”和“1”。在不同的输入情况下，它能够被置0状况或1状况，当输入信号消失后，所置成的状况能够坚持不变。所以触发器能够回忆1位二值的信号。依据逻辑功用的不同，触发器能够分为SR触发器、D触发器、JK触发器、T和T‘触发器。依照结构方式的不同，又可分根本SR触发器、同步触发器、主从触发器和边缘触发器。
其状况图：
a、当触发器处在0状况，即Q = 0，若S’R‘ = 10或11时，触发器仍为0状况。若S’R‘ = 01，触发器翻转成为1状况。
b、当触发器处在1状况，即Q = 1，若S’R‘ = 01或11时，触发器仍为1状况。若S’R‘ = 10，触发器翻转成为0状况。
约束条件是S’R’不能一起为0。
D触发器怎么转为为SR型，JK型和T型？
将D转化为SR触发器
将给定D触发器转化为SR型的进程经过取得表来发动，该表标明存在于SR触发器的真值表中的信息以及由D的鼓励表传达的信息。拖鞋。这样的表称为D-to-SR转化表，如图1所示。
图1： D-to-SR转化表。
这儿咱们注意到转化表的终究两行在“D Input”列中有X（Do not Cares）。这是由于运用SR触发器时，S = R = 1的输入组合无效（由于输出将是不行猜测的）。
咱们的下一步是依据所需触发器S和R的输入以及当时状况Q n取得给定D触发器输入的逻辑表达式。可是，在这样做时，咱们需求运用适宜的简化技能（例如K-map ICfans）尽或许地简化布尔表达式。这儿具体介绍了卡诺的办法。
图2： D输入的K-map简化
从图2中，关于d输入的简化的逻辑表达式被发现是S + RQ Ñ。这意味着，为了使给定的D触发器体现得像所需的SR触发器，咱们需求AND Q n否定用户界说的输入R然后将结果与用户界说的输入进行或运算S.
因而，所需的附加组合电路将是一个NOT门，一个AND门和一个OR门。运用这些组件规划的终究体系如图3所示。
图3： D触发器体现为SR触发器
完结转化进程后，咱们需求继续进行验证进程。在这儿，咱们需求为规划的体系编写真值表，并将其条目与SR（所需）触发器的真值表中的条目进行比较。
图4： D-to-SR验证表与SR触发器的真值表之间的比较。
该图显现D-to-SR验证表的榜首，第二，第三和第八列（以米色暗影显现）中的一切条目与SR触发器的真值表中存在的条目一起。终究两行看起来有所不同，但它们能够被认为是等效的，由于SR触发器的输出或许由于无效输入组合而为高或低。实际上，咱们规划了一个比SR触发器更好的体系，由于当两个输入都很高时它具有可猜测的输出行为。
验证表标明转化进程是成功的：给定的D触发器在功用上等效于所需的SR触发器。
将D转化为JK触发器
经过运用D-to-JK转化表，能够将给定的D触发器转化为JK触发器，如图5所示。该表一起标明JK触发器的真值表和D触发器的鼓励表。
图5： D-to-JK转化表。
在此之后，咱们需求依据J，K和Q n简化D输入的表达式。咱们将再次选用K-map技能。
图6：依据J，K和Q n对D输入进行K-map简化
图6显现，为了将D触发器转化为JK触发器，其D输入需求由双输入OR门的输出驱动，其输入为
Ĵ相与本-状况Q的否定Ñ（即Q Ñ）
K（K̅）的否定与当时状况Q n相关
这标明咱们需求
一个NOT门 – 否定K.
两个与门，一个取得JQ ñ和其他取得KQ ñ
一个或门，以取得由JQ给出的d输入Ñ + KQ Ñ
因而，得到的体系如图7所示。
图7： 规划用作JK触发器的D触发器
终究，让咱们验证咱们规划的体系是否像咱们希望的那样运用D-to-JK验证表，如图8所示。
图8： D-to-JK验证表与JK触发器的真值表之间的比较。
图8显现D-to-JK验证表的榜首，第二，第三和第九列（以米色暗影显现）具有与JK触发器真值表的列中的条目相同的条目。这标明给定的D触发器关于每个输入组合和当时状况的行为与JK触发器完全相同。
因而，咱们能够得出定论，转化进程是成功的。
D转化为T触发器
为了将给定的D触发器转化为T型，咱们需求取得相应的转化表，如图9所示。这儿，D触发器的鼓励表中的信息作为一部分刺进T触发器的真值表。
图9： D-to-T转化表。
在取得的转化表，接下来的进程是表达输入，d，在T和Q的术语Ñ。
图10： D的K-map简化，以T和Q n标明
从图10中能够看出，为了将给定的D触发器转化为T型，咱们需求经过输入为T和Q n的XOR门的输出驱动其输入引脚（D）。这将导致新的数字体系如图11（a）所示（半导体社区）。
假如咱们有必要将自己仅限于NOT，OR和AND门，咱们将需求遵从以下进程：
运用AND门来AND用户界说的输入T，以及触发器当时状况Q n的否定。
运用另一个AND门来触发触发器的当时状况，并撤销T（作为NOT门的输出取得）。
或许运用双输入“或”门将两个AND门的输出衔接在一起。
这导致了图11（b）所示的数字体系。
图11：规划为运用（a）XOR门和（b）仅NOT，OR和AND门的T触发器的D触发器。
下一步也是终究一步是运用D-to-T验证表验证转化进程，如图12所示。
图12： D-to-T验证表与T触发器的真值表之间的比较。
从图中能够看出，D-to-T验证表的榜首，第二和倒数第二列（以米色为暗影）与T触发器的真值表中的列相同。这标明转化进程成功，即给定的D触发器的行为与T触发器完全相同。
尽管咱们现已验证了图11（a）中规划的体系，但定论关于图11（b）所示的规划也是有用的，由于
