一、为啥别忘了我
嵌入式逻辑剖析仪—SigbalTap II，是Altera Quartus II 自带的嵌入式逻辑剖析仪，与Modelsim软件仿真有所不同，是在线式的仿真，更精确的调查数据的改变，便利调试。
许多学过单片机的孩子以为，单片机能够在线单步调试，而FPGA是并发的，不能单步调试，这使得FPGA的调试学习带来了困难。其实这个说法不是完全正确的。别忘了，还有SignalTap II Logic Analyzer。有了这个嵌入式逻辑剖析仪，在调试多通道或单通道数据，进行数据采样、监控等操作时，给咱们带来了很大的便利，因而，FPGA的学习中，使用JTAG来调试SiganlTap II将会有很大的协助。
二、使用实例
本例顶用正弦波、三角波、锯齿波、方波波形数据为参阅，扼要解说SignalTap II Logic Analyzer软件的使用，过程如下：
(1)新建工程，规划代码，引脚装备，RTL图如下
(2)新建SignalTap II 文件
(3) 设置待测信号名
(4)在node双击增加需求调查的数字信号;不要调入体系时钟，由于本例计划用体系时钟来做逻辑剖析仪的采样时钟
(5)增加体系采样时钟(相似示波器的采样)
(6)设置采样深度：由于占用ESB/M9K，采样深度最好小于9K，这儿设置为2K
(7)设置采样其实触发方位：跳变沿触发
(8)触发方法：
(此处我也不是很清楚，大约各种形式吧)
(9)设置触发输入：挑选触发信号以及触发方法，flag为触发使能信号，实践工程中没用，仅仅signaltap ii的使能信号;高电平触发，设置如下：
留意：flag为边缘采样信号，当flag改变的时分，刚好warm_data在稳态，因而将flag作为采样的触发;当然在低速地要求的情况下，flag也能够省掉，SiganlTap II 会主动依据必定频率采样。
(10)Save and Yes，再次编译，和本工程绑缚在一起Download to Device，(当然也能够在Settings设置);关于PIN，假如没有逻辑剖析仪测验没有信号输入，假如你懒得设置，能够不分配out的信号，可是clk和rst_n有必要分配，由于那是体系的驱动信号。
(11)设置Handware Setup，链接Device
(12)Download sof文件(当然也能够在Q II直接download)
(13)进程—Anturon Analysis，主动剖析
(14) 调查输出信号，设置为模拟信号，如下，便利调查
(15)为什么能够那么帅。。。。
(16)实践测验到一段时间后，会呈现bug，或许长期采样却是逻辑边缘不能对齐吧，究竟没那么完美，复位一下就好了。
(17)测验ok 后，撤销下图中的enable SignalTap II Logic Analyzer ，削减逻辑单元，精简本钱规划：
(17) OK ,白白，Just Try，Try，Try。。。。
