摘要 规划了一种运用于音频和传感范畴的高精度低功耗的Sigma-Delta调制器。该调制器选用四阶单环一位的CRFF结构，经过开关电容型全差分电路的运用，减小了偶次谐波、衬底以及电源噪声，以及斩波技能的运用，下降了直流失谐和低频噪声，到达了进步精度和下降功耗的意图。本规划选用Global foundries 0.18μm CMOS工艺，电源电压为1.8 V，过采样率为128，采样时钟频率为5.12 MHz。仿真成果表明，该调制器信噪比达100.2 dB，整个调制器的功耗仅为380 μW。
跟着半导体集成电路制作工艺的不断发展，片上体系(SOC)已成为规划技能发展的干流，并在手持音频设备和传感器
等范畴得到了广泛的运用。众所周知，SOC规划是依据很多可重用的知识产权模块(IP)基础上。在这些IP中，模数转化器(ADC)因处于衔接模仿和数字信号的桥梁方位而遭到重视。因为手持设备中的电池容量有限，又对音质等有较高要求，所以ADC的规划要点在于低功耗和高转化精度。在各种类型的ADC中，Sigma—Delta ADC是完结中低速、高精度ADC的首选，尤其在传感器和语音处理等范畴得到了广泛的运用。
本文规划了一个运用于音频和传感器范畴的四阶单环一位前馈型的Sigma—Delta调制器(Sigma—DeltaADC的中心部分)，经过开关电容型全差分电路的运用，有用减小了偶次谐波、衬底以及电源噪声;经过斩波技能的运用，下降了直流失谐和低频噪声(首要是1/f噪声)，到达了进步信噪比的意图。该调制器选用Global Foundries 0.18μm CMOS工艺完结，电源电压为1.8 V，过采样率128，时钟频率5.12 MHz。仿真成果表明调制器的信噪比达100.2 dB，整个调制器功耗为380μW，满意低功耗和高精度的规划要求。
1 Sigma-Delta调制器体系规划
1.1 体系结构和参数的规划
Sigma—Delta调制器有3个重要的体系参数，别离位为量化器位数M，体系阶数L，以及过采样率OSR。这些参数的不同组合，构成略有差异的量化噪声整形作用。带内残留噪声总能量，与OSR的2L+1幂次成反比联系。然后添加OSR，或添加L均能显着下降残留噪声。添加量化器位数 M，将削减量化阶梯。但若量化器的位数超越1位，反应器材间存在不匹配性，将下降体系转化精度。要运用动态器材随机算法(DER)才干消除不匹配性，这会规划添加难度，然后本规划选用1位量化器。
Sigma—Delta调制器传递函数首要包含反应结构(CRFB)和前馈结构(CRFF)。这两种结构均可完结积分器的输出信号中仅处理噪声重量，但完结条件不同。在CRFF中，需满意的条件是bi=0(2≤i≤L)，相反在CRFB中需满意的条件是ai=bi(i≤L)。比照之下，CRFF结构需求更少的信号支路，然后需求更少的开关和电路，下降了支路上的噪声和积分器输出信号的幅值，然后减小整个Sigma-Delta调制器的功耗。因而，从低功耗的视点，本规划选用CRFF结构，如图1所示。
综上剖析，为完结规划方针，即转化精度在98 dB以上，以及留出必定的余量，终究挑选的可以完结规划方针的解决方案是：OSR=128(OSR一般为2的N幂次)，L=4，M=1，CRFF结构。选取体系传递函数NTF的带外增益Hinf=1.45(经验值|Hinf|1.5)，经过Matlab DStoolbox对NTF传递函数进行归纳，得到整个体系系数。
1.2 体系电路的规划
依据Matlab模型，结合体系作业时序，音频Sigma—Delta调制器电路体系框图，如图2所示。依据音频Sigma—Delta 调制器中体系框图，共需10个时钟操控信号，别离为：S1，S2，S1d，S2d，Sch1，Sch2，Sch1d，Sch2d，CLK，CMP。前面4 个时钟确保体系采样积分能正常作业;中心4个时钟完结chopper的功用，后边2个时钟为比较器时钟。时钟S1，S2为非堆叠两相位时钟。 S1d，S2d别离为S1，S2的上跳变相同，下跳变推迟时钟，后边几组时钟相似。
在体系中，4个OTA组成4个级联的积分器。积分器的增益由积分电容与采样电容比值决议。每一个积分器的输出，有一条前馈回路至量化器。参阅信号 VREF+，VREF-反应到榜首个OTA的输入。量化器在S1相位行将结束时比较输入端信号幅值的相对巨细，完结了对模仿输入信号的数字转化。在S2相位，依据当时输出数字信号，反应VREF+或VREF-到榜首级OTA的输入，构成负反应。榜首级OTA的4个斩波开关用来完结斩波技能，将低频噪声和直流失调被调制到高频段，终究被Sigma—Delta ADC的滤波器滤除去，然后进步Sigma—Delta调制器的信噪比，也使其能运用于超低频传感范畴。
2 Sigma-Delta调制器电路模块规划
2.1 榜首级采样电容
采样电容取值，取决于体系规划方针。过大的采样电容，将给运算扩大器等详细电路规划添加难度。相反，因为电容热噪声，过小的采样电容，将添加电容热噪声密度。在两相位差分体系中，经过推导得到的采样电容取值表达式可写为
其间，Vin,peak为输入满幅信号幅值，所以得到采样电容的最小取值Cs=1.63 pF。
2.2 其它电容
其他级热噪声均有被体系整形，带内残留的噪声很小，采样电容取值在1 pF以下即可。为取值简略起见，文中将二、三、四级的积分电容都定为1 pF，然后依据积分系数便可确认各级采样电容的巨细。前馈支路热噪声相同有被体系整形，电容取值也在1 pF以下。
2.3 运算扩大器
本文挑选有较大输出电压摆幅的全差分型折叠式共源共栅的OTA进行规划。本文规划的四阶调制器中，OTA的增益一般应高于60 dB，关于折叠共源共栅式结构的运放来说根本都可以到达要求。OTA的增益带宽积GBW一般取时钟频率的3～5倍，为节约功耗，增益带宽积应该尽量取小，但过小会下降积分器的积分精度、发生谐波失真等问题。因而，要在功耗和增益带宽积中进行折中处理。共模反应电路一般分为开关电容型(SC)和接连时刻型 (CT)。选用开关电容型共模反应可以有用节约功耗，而且不会约束主运放的输出摆幅。
2.4 比较器
一位量化器一般由比较器构成。比较器一般分为静态锁存比较器、甲乙类锁存比较器和动态锁存比较器。相关于静态锁存比较器、甲乙类锁存比较器，动态锁存比较器因为动态特性使其具有更低的功耗，有利于下降芯片的全体功耗。因而，本文选用动态锁存比较器，其结构如图4所示，首要由预扩大运放和锁存器构成。比较器由两个反相非交叠时钟操控，其间CLK为比较器作业时钟，CMP为比较时钟，时序如图4所示。
2.5 开关
在开关电容电路中，因为开关的非抱负要素，存在导通电阻，影响电路的功能。为进步电路的线性度，一般选用传输门结构的CMOS开关，其结构如图5所示。这种结构的开关可提供轨到轨的反相输出，比单个MOS管开关具有更好的线性度。因而，本文调制器中的开关均选用CMOS开关。在规划时，经过设置合理的参数，使得NMOS管和PMOS管的导通电阻持平，这样并联后可得到最小的CMOS开关导通电阻。
3 成果及剖析
本规划电路依据Global foundries 0.18μm CMOS工艺，电源电压为1.8 V，过采样率为128，时钟频率为5.12 MHz。Sigma-Delta调制器频域特性曲线如图6所示。仿真成果表明，经过斩波技能的运用，把输入信号和开关型方波信号耦合再经同步解调后，信号的频谱不变，而低频噪声和直流失调被调制到高频段，终究被Sigma—Delta ADC的滤波器滤除去，然后有用下降了直流失谐和低频噪声，一方面确保调制器的精度，另一方面也使规划可以运用于低频传感器范畴;经过开关电容型全差分电路的运用，有用减小了偶次谐波、衬底以及电源噪声，然后确保了整个调制器的精度;经过选用CRFF结构削减了信号支路，然后削减了开关和电路的数量，减低了支路上的噪声和积分器输出信号的幅值，然后使整个Sigma—Delta调制器的功耗明显下降，整个调制器的功耗仅为380μW，信噪比达100.2 dB，到达了高精度和低功耗的规划意图。
4 结束语
本文规划了一个运用于音频和传感器范畴的四阶单环一位前馈型的Sigma—Delta调制器。该调制器选用Global foundries 0.18μm CMOS工艺完结，电源电压为1.8 V，过采样率128，时钟频率5.12 MHz。仿真成果表明，调制器的信噪比达100.2 dB，整个调制器功耗仅为380μW。经过斩波技能的运用，下降了直流失谐和低频噪声，到达了进步信噪比的意图。经过开关%&&&&&%型全差分电路的运用，有用减小了偶次谐波、衬底以及电源噪声，到达了进步精度和下降功耗的意图，满意高功能和低功耗的要求。
