一般大公司硬件电路都有最小化规划，是长时间经验总结出来的，为的是削减重复性劳作和确保产品质量。咱们画图基本上直接抄模块电路，查看的人也依照规范电路查看，这样就不必每次都考虑怎么规划。你说的晶振输出串电阻就来自于最小化规划，关于数字电路里最重要的时钟源部分，应该特别注意确保信号完整性，最小化规划中晶振外围电路除了电阻还要有一些其他器材。
串电阻是为了减小反射波，防止反射波叠加引起过冲。有时，不同批次的板子特性不一样，留个电阻方位便于调整板子状况到最佳。如无必要串电阻，就用0欧电阻衔接。反射波在大部分电路里有害，但PCI却恰恰利用了反射波构成有用信号。
一、削减谐波，有源晶体输出的是方波，这将引起谐波搅扰，尤其是阻抗严峻不匹配的情况下，加上电阻后，该电阻将与输入电容构成RC积分滑润电路，将方波转换为近似正弦波，尽管信号的完整性遭到必定影响，但由于该信号还要经往后级扩大、整形后才作为时钟信号，因而，功能并不受影响，该电阻的巨细需求依据输入端的阻抗、输入等效电容，有源晶体的输出阻抗等要素挑选。
二、阻抗匹配，减小回波搅扰及导致的信号过冲。咱们知道，只需阻抗不匹配，都会发生信号反射，即回波，有源晶体的输出阻抗一般都很低，一般在几百欧以下，而信号源的输入端在芯片内部结构上一般是运放的输入端，由芯片的内部电路与外部的无源石英晶体构成谐振电路(运用有源晶体后就不需求这个晶体了)，这个运放的输出阻抗都在兆欧以上。
