eSATA接口只要几根线为什么那么快?连上网线显现的1Gbps是不是很令人兴奋!没错他们都用了高速GTX技能，GTX全称为Gigabit Transceiver即吉bit收发器，是为了满意现代数字处理技能和核算技能巨大数据的高速、实时的传输，现在首要应用在片间通讯(两片FPGA之间，FPGA与DSP之间等)、板间通讯(电脑主板与交换机，硬盘与主板等)等。传统的并并行传输技能存在抗搅扰才能低，同步才能差，传输速率低和信号质量差等问题。GTX现在的线速度规模为1Gbps~12Gbps，有用负载规模为0.8Gbps~10Gbps，现在GTX现已应用于光纤通道(FC)，PCI Express，RapidIO，串行ATA，千兆以太网，万兆以太网等，GTX技能现已充满咱们周围很久了，作为一个技能人员，你是不是该知道点关于高速GTX呢?。
GTX线路完成
GTX收发器选用的是差分信号对数据进行传输，其间LVDS(Low Voltage Different Signal)和CML(Current Mode Logic)是常用的两种差分信号规范。在一般单片机(如51单片机中)不包括差分接口，均是以地作为参阅，差分信号时有两根简直彻底相同的线路来组成一对等值、反相信号，接纳端通过比较两头电压差值来确认传输的是“0”仍是“1”，假如正参阅电压比负参阅电压低，则信号为高;假如负参阅比正参阅电压高，则信号为低。因为线路上遭到的噪声搅扰简直彻底相同，在核算差值时相减然后到达抵消的作用，这就使得差分信号抗搅扰才能特别强，高速传输时不易犯错。如图1所示为差分信号传输形式。
图 1 差分传输
除了运用差分信号外，GTX选用自同步技能来处理时钟同步问题。现在常用同步办法有体系同步，源同步和自同步。三种同步办法的结构如图2所示。体系同步运用片外的晶振进行同步，因为板间线路的长度不共同，以及片内推迟不共同，在时钟速度较高时或许存在较大差错。源同步是在发送数据时一起发送一个时钟副本，这种规划需求更多的时钟端口。自同步将时钟包括在数据流中，从数据流中进行时钟康复，不只端口运用较少，并且不论是在高速仍是低速，时钟推迟与数据推迟都保持共同，能够确保采样的正确性。
图 2 同步结构
自同步接口首要包括三个模块分别是并串转化、串并转化和时钟康复。时钟康复是运用锁相环(PLL)组成出一个与输入串行信号的时钟频率共同的时钟，供收集数据用。
GTX线路驱动器最重要的特性或许便是预加剧的才能。预加剧是在电平翻转开端前的有意过量驱动。假如串行流包括多个比特位时刻的相同数值数据，而其后跟着段比特位(1或2)时刻的相反数据数值时，会发送符号间搅扰。介质(传输通道电容)在短时刻进程中没有满足的充电时刻，因而产生了较低的起伏。在符号间搅扰的情况下，长时刻的稳定值将通道中的等效电容彻底的充电，在紧接着的相反数据值位时刻内无法反相补偿。这样就会导致相反数据的电压值有或许不会被检测到，如图3所示。处理这种现象的办法是：改变开端时参加过量驱动，而在恣意的接连相同数值时刻内削减驱动量，削减驱动量的进程也称作去加剧。通过预加剧后，眼图的张开度将会得到极大改进。
图 3 符号间搅扰
GTX接口结构
图4为常用的串行GTX收发器发送和接纳根本结构框图，发送通道由线路编码器、发送缓冲器、并串转化器等模块组成，接纳通道由串并转化器、时钟批改和通道绑定、线路译码、接纳缓冲等模块构成。
并串转化器：望文生义便是讲速率为y的n位宽并行数据改变成速率为n*y的串行数据。
发送缓冲器：在输入数据发送之前，暂时保存数据。
线路编码器：将数据编码程习惯不同线路的格局。编码器通常会消除长的无改变的序列，一起还能够平衡数据中0、1的呈现次数。常用的线路编码机制为8B/10B编码。
串并转化器：与并串转化器的功用相反，将速率为n*y的串行数据改变成速率为y的n位宽并行数据。
时钟批改和通道绑定：批改发送时钟和接纳时钟之间的误差，一起也能够完成多通道间时钟倾斜的批改。
线路译码：将线路上的编码数据分解成原始数据。
接纳缓冲：在接纳数据被提取之前，暂时保存数据。
图 4 GTX收发结构
这儿仅仅简略的介绍了GTX一些常识，不过从以上内容就能够大约知道GTX的底层是怎么完成的，和上层的完成结构，其间的每一个部分都包括了许多的内容，假如想深化了解，能够看一看High-Speed Serial IO Made Simple，里边具体介绍了各个模块的完成，现已怎么在PCB板上布线。期望本篇文章对你了解GTX有所协助。
linux操作体系文章专题：linux操作体系详解（linux不再难明）
