Zedboard的接口框图如下：
挂在PL侧的模块有HDMI、VGA、OLED等，下面将具体介绍在Zedboard上驱动VGA的进程，开发环境为Vivado 2016.2。Zedboard是经过权电阻网络来建立的DAC电路，
关于VGA的驱动原理，请看下面的时序图：
程序中便是经过计数器来模仿发生行、场同步信号。这儿首要介绍下Vivado的开发流程。Vivado下新建工程，挑选开发板Zedboard，如图：
将修改好的工程代码都加进来，这儿经过clock Wizard从头生成所需求的时钟，办法和quartus迥然不同，移植好的工程如图:
然后履行Run Synthesis、Run ImplementaTIon和Generate Bitstream就可以生成.Bit文件下载到FPGA里了。这儿我又想用下在线逻辑分析仪的功用，那么首要需求在代码里对需求检查波形的信号前加(* mark_debug=ture *)，就算该信号在工程中没有衔接，也不会别编译器优化掉。如图：
咱们将要在逻辑分析仪中调查VGA的红、绿、蓝信号。挑选Set Up Debug，将感兴趣的信号加进来。
留意时钟域别弄错了，设置好后，咱们发现RTL视图里多了调试模块
然后在Hardware Manager中履行 Open Target，衔接上方针开发板后，Program device，下载完后，逻辑分析仪窗口就会主动出来。
最终的显现作用如下：
