上拉电阻：
1、当TTL电路驱动COMS电路时，假如TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需求在TTL的输出端接上拉电阻，以进步输出高电平的值。
2、OC门电路有必要加上拉电阻，才干运用。
3、为加大输出引脚的驱动才干，有的单片机管脚上也常运用上拉电阻。
4、在COMS芯片上，为了避免静电构成损坏，不必的管脚不能悬空，一般接上拉电阻发生下降输入阻抗，供给泄荷通路。
5、芯片的管脚加上拉电阻来进步输出电平，然后进步芯片输入信号的噪声容限增强抗搅扰才干。
6、进步总线的抗电磁搅扰才干。管脚悬空就比较简单接受外界的电磁搅扰。
7、长线传输中电阻不匹配简单引起反射波搅扰，加上下拉电阻是电阻匹配，有用的按捺反射波搅扰。上拉电阻阻值的挑选准则包含:
1、从节省功耗及芯片的灌电流才干考虑应当满足大；电阻大，电流小。
2、从确保满足的驱动电流考虑应当满足小；电阻小，电流大。
3、关于高速电路，过大的上拉电阻或许边缘变陡峭。归纳考虑
以上三点,通常在1k到10k之间选取。对下拉电阻也有相似道理
对上拉电阻和下拉电阻的挑选应结合开关管特性和下级电路的输入特性进行设定，首要需求考虑以下几个要素：
1．驱动才干与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动才干越强，但功耗越大，规划是应留意两者之间的均衡。
2．下级电路的驱动需求。相同以上拉电阻为例，当输出高电平常，开关管断开，上拉电阻应适当挑选以能够向下级电路供给满足的电流。
3．凹凸电平的设定。不同电路的凹凸电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平常，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会构成RC推迟，电阻越大，推迟越大。上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定的准则和上拉电阻是相同的。
OC门输出高电平常是一个高阻态，其上拉电流要由上拉电阻来供给，设输入端每端口不大于100uA,设输出口驱动电流约500uA，规范作业电压是5V，输进口的凹凸电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。
选上拉电阻时：
500uAx8.4K=4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。
假如输出口驱动电流较大，则阻值可减小，确保下拉时能低于0.8V即可。
当输出高电平常，疏忽管子的漏电流，两输进口需200uA
200uAx15K=3V即上拉电阻压降为3V，输出口可到达2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS门的可参阅74HC系列
规划时管子的漏电流不行疏忽，IO口实践电流在不同电平下也是不同的，上述仅仅是原理，一句话归纳为：输出高电平常要喂饱后边的输进口，输出低电平不要把输出口喂撑了（不然剩余的电流喂给了级联的输进口，高于低电平门限值就不行靠了）
在数字电路中不必的输入脚都要接固定电平，经过1k电阻接高电平或接地。
1.电阻效果：
接电组便是为了避免输入端悬空
削弱外部电流对芯片发生的搅扰
维护cmos内的维护二极管,一般电流不大于10mA
上拉和下拉、限流
1.改动电平的电位，常用在TTL-CMOS匹配
2.在引脚悬空时有确认的状况
3.添加高电平输出时的驱动才干。
4、为OC门供给电流
那要看输出口驱动的是什么器材，假如该器材需求高电压的话，而输出口的输出电压又不行，就需求加上拉电阻。
假如有上拉电阻那它的端口在默认值为高电平你要操控它有必要用低电平才干操控如三态门电路三极管的集电极，或二极管正极去操控把上拉电阻的电流拉下来成为低电平。反之，
特别用在接口电路中,为了得到确认的电平,一般选用这种办法,以确保正确的电路状况,避免发生意外,比方,在电机操控中,逆变桥上下桥臂不能直通,假如它们都用同一个单片机来驱动,有必要设置初始状况.避免直通!
2、界说：
上拉便是将不确认的信号经过一个电阻嵌位在高电平！电阻一起起限流效果！下拉同理！
上拉是对器材注入电流，下拉是输出电流
弱强仅仅上拉电阻的阻值不同，没有什么严厉区别
关于非集电极（或漏极）开路输出型电路（如一般门电路）提高电流和电压的才干是有限的，上拉电阻的功用首要是为集电极开路输出型电路输出电流通道。
3、为什么要运用拉电阻：
一般作单键触发运用时，假如IC自身没有内接电阻，为了使单键维持在不被触发的状况或是触发后回到原状况，有必要在IC外部另接一电阻。
数字电路有三种状况：高电平、低电平、和高阻状况，有些使用场合不期望呈现高阻状况，能够经过上拉电阻或下拉电阻的方法使处于安稳状况，具体视规划要求而定！
一般说的是I/O端口，有的能够设置，有的不行以设置，有的是内置，有的是需求外接，I/O端口的输出相似与一个三极管的C，当C接经过一个电阻和电源衔接在一起的时分，该电阻成为上C拉电阻，也便是说，假如该端口正常时为高电平，C经过一个电阻和地衔接在一起的时分，该电阻称为下拉电阻，使该端口平常为低电平，效果吗：
比方：当一个接有上拉电阻的端口设为输如状况时，他的常态就为高电平，用于检测低电平的输入。
上拉电阻是用来处理总线驱动才干缺乏时供给电流的。一般说法是拉电流，下拉电阻是用来吸收电流的。
