经过研讨通用串行循环冗余校验(CRC)编码技能并在此基础上,使用等式代换或矩阵改换等办法推导出通用并行CRC编码电路结构。依据传统的并行CRC编码办法,发现在高速数据传输校验中,需求很多的人为核算量,因为核算量大,简单发生一些核算错误。所以在传统的串行CRC编码的思维基础上,使用FOR循环句子与流水线技能相结合,提出根据FPGA的FOR循环并行CRC流水线算法。
根据FPGA的FOR循环并行CRC流水线算法.pdf
根据FPGA的FOR循环并行CRC流水线算法
通过研究通用串行循环冗余校验(CRC)编码技术并在此基础上,利用等式代换或矩阵变换等方法推导出通用并行CRC编码电路结构。根据传统的并行CRC编码方法,发现在高速数据传输校验中,需要大量的人为计算量,
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/ziliao/sheji/194643.html
