VDRF256M16是珠海欧比特公司自主研制的一种高速、大容量的NOR FLASH，可运用其对大容量数据进行高速缓存。文中介绍了该芯片的结构和原理，并一起给出了一个体系中大容量、高速数据传输要求的规划方案。
1导言
NOR FLASH 是很常见的一种存储芯片，数据掉电不会丢掉。NOR FLASH 支撑Execute On Chip，即程序能够直接在FLASH 片内履行。这点和NAND FLASH 不一样。因而，在嵌入是体系中，NOR FLAS H 很适宜作为发动程序的存储介质。NOR FLAS H 的读取和RAM很相似，但不能够直接进行写操作。对NOR FLAS H 的写操作需求遵从特定的指令序列，终究由芯片内部的操控单元完结写操作。所以，NOR FLASH一般是作为用于程序的存储与运转的东西。
NOR的特点是芯片内履行(XIP， Execute In Place)，这样运用程序能够直接在FLASH闪存内运转，不用再把代码读到体系RAM中。NOR FLASH的传输功率很高，在1~4MB的小容量时具有很高的本钱效益，可是很低的写入和擦除速度大大影响了它的功用。
2NAND FLASH与NOR FLASH的功用比较
FLASH闪存对错易失存储器，能够对称为块的存储器单元块进行擦写和再编程。任何FLASH器材的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前有必要先履行擦除。NAND FLASH器材履行擦除操作是十分简略的，而NOR FLASH则要求在进行擦除前先要将方针块内一切的位都写为0。
因为擦除NOR FLASH器材时是以64～128KB的块进行的，履行一个写入/擦除操作的时刻为5s，与此相反，擦除NAND FLASH器材是以8～32KB的块进行的，履行相同的操作最多只需求4ms。
履行擦除时块尺度的不同进一步拉大了NOR FLASH和NADN FLASH之间的功用距离，计算标明，关于给定的一套写入操作(尤其是更新小文件时更多的擦除操作有必要在依据NOR FLASH的单元中进行。
NAND FLASH的单元尺度几乎是NOR FLASH器材的一半，因为生产过程更为简略，NAND FLASH结构能够在给定的模具尺度内供给更高的容量，也就相应地降低了价格。
NOR FLASH占有了容量为1～16MB闪存商场的大部分，而NAND FLASH仅仅用在8～128MB的产品傍边，这也阐明NOR首要运用在代码存储介质中，NAND FLASH适宜于数据存储，NAND FLASH在Compact Flash、Secure Digital、PC Cards和MMC存储卡商场上所占比例最大
3VDRF256M16芯片
3.1芯片介绍
VDRF256M16是一款高集成度的静态随机存取存储器，其总含有256M bits。因为此芯片里边包含4个片选，每个片选含有1个Block，详细的内部结构见图1。这种结构不光大大的扩大了存储器的容量和数据位宽，并且还能够在运用时很多节省了PCB板的运用空间。从图1能够看出，每个片选操控了每一Block的写维护信号#WP，别的芯片中的每一个Block的其他操控端口、地址线和数据线都是共用的。图2为VDRF256M16中的任一Block的结构框图，它首要由操控逻辑、存储整列等组成。下面为VD RF256M16的首要特性。
-总容量：256Mbit；
-数据宽度：16位；
-作业电压3.3V +/- 0.3V；
-每个DIE（共4个DIE）含：-8个8KB的扇区、127个64KB的扇区；
-扇区的硬件锁避免被擦除、编程；
-存取时刻最高达90ns；
-高擦除/编程速度：
-字编程8us（典型值）；
-扇区擦除500ms（典型值）；
-芯片擦除64s/DIE（典型值）；
-解锁旁路形式；
-擦除暂停/持续形式；
-支撑JEDEC通用FLASH接口协议(CFI)；
-写维护功用，答应不论扇区维护状况对两BOOT扇区进行写维护；
-加快功用促进加快芯片编程时刻；
-最小100000次的擦除、编程；
图1 VDRF256M16芯片内部的结构图
图2 VDRF256M16内部Block的结构框图
3.2VDRF256M16的引脚阐明
VDRF256M16芯片选用的是SOP封装工艺，整块芯片外表镀金，这样能够大幅度增强了芯片的抗干扰和抗辐射的才干，有利于该芯片能运用于航空航天等恶劣的环境。
VDRF256M16芯片各引脚散布见下图3所示，各引脚的功用阐明如下：
VCC：+3.3V电源输入端。滤波的旁路%&&&&&%应尽或许接近电源引脚， 并直接连接到地；
VSS：接地引脚；
A[21..0]：地址同步输入端；
#WE：此端为低时写入，为高时写无效，数据有用发生在相应地址有用之后的两个周期；
# OE：输出使能， 数据读取时需置为低，写时置为低；
#WP/ACC[3..0]：最外的两个8KB的BOOT扇区维护状况。当电平为VIL时，此两扇区受维护，不能进行擦除、编程操作；当电平为VIH时，取决于扇区维护状况，如此两扇区是受维护的则不能进行操作，如未受维护则可进行擦除、编程操作；当电平为VHH时，将进入解锁旁路形式进入加快编程状况。此管脚不能悬空；
#CE[3..0]：低电平有用时选中该片，可通过两个片选信号挑选四个Block，但两个片选信号不能一起选中；
#BYTE：字节/字形式挑选。低电平为字节形式，DQ0~DQ7为数据端口，DQ8~DQ14为高阻状况，DQ15做LSB地址输入；高电平为字形式，DQ0~DQ15为数据端口；
RY/#BY：预备/繁忙状况输出。低电平为繁忙状况；高电平为预备状况；
D[15..0]：数据输入/输出脚。
图3 VDRF256M16引脚散布图
3.3芯片操作
VDRF256M16的软件操作能够分红两类: 普通读操作和指令操作。普通读操作十分简略， 与RAM的读操作相似， 当#OE和#CE信号一起为低电平时， 即可从芯片读出数据。芯片的指令操作包含芯片的辨认、字节编程、扇区擦除以及整片擦除等。这些操作分别由各自的软件操作指令序列来完结， 如表1所列。其间， BA为待编程字节的地址，Data为字节编程数据， SAX为待擦除扇区的地址。指令中的地址只要低15位有用， 高4位可任意设置为/ 00或/ 10。VDRF256M16的软件操作指令序列实践上是由一个或多个总线写操作组成的。以VDRF256M16的扇区擦除为例， 其操作过程包含3个过程: 第1步， 敞开擦除方法，用表1中给出的第1至第5周期的总线写操作来完成; 第2步， 装载扇区擦除指令( 30H) 和待擦除扇区的地址， 用其对应的第6周期的总线写操作来完成; 第3步， 进行内部擦除。内部擦除时刻最长为500ms。
表1 软件操作指令序列表
总线写操作时，OE有必要坚持为高电平， CE和WE应为低电平。地址和数据的锁存由CE和WE两个信号的边缘进行操控。它们傍边后呈现的下降沿将锁存地址， 先呈现的上升沿将锁存数据。
4VDRF256M16芯片的运用
以VDRF256M16为中心，合作恰当的操控信号，不光能够对存储器进行各种读写操作，并且还能够进行进一步的容量拓宽。下面以该芯片在体系中的运用为例，介绍VDRF256M16在体系中的的硬件规划及各信号之间的时序联系。
4.1体系的作业原理
硬件规划便是建立适宜的接口电路， 将VDRF256M16连接到微处理器的体系总线上。依据VDRF256M16和微处理器的结构特性， 咱们发现VDRF256M16的数据线、读、写等信号线能够很容易地连接到微处理器的体系总线上。
图4 硬件电路原理图
微处理器接到指令，需将数据或程序寄存至NOR FLASH时，微处理器首要会发送擦除指令将芯片进行擦除，详细的流程见图5。然后将数据或程序运用写指令写到FLASH中。当需求调取数据或程序指令的时分，需求从FLASH中调取程序，那就需求发送读指令到FLASH中，详细的流程见图6。
图5 擦除指令流程图
图6 读指令流程
4.2操控时序
因为该规划的数据速度快，容量大，因而时序的合作很重要，这种合作不只仅指单个Block中各信号与时钟的合作，一起也应考虑Block与Block之间的各信号之间的合作。当数据输入时地址和数据应在坚持稳定；而数据输出时，地址也应坚持稳定，这样才干确保数据传输的可靠性及连续性。图5(读时序)和图6(写时序)为单片Block的操控时序图。从图中能够看出：不管在读或写数据时，地址总线信号和操控信号在发送一段时刻后，数据信号才干发送或许读取。所以在运用时，有必要留意时序上的延时。
图7 单片Block的写时序图
图8 单片Block的读时序图
图8 单片Block的擦除时序图
5结束语
本文所介绍的VDRF256M16是一款高速度、存储容量大的16位NOR FLASH存储器，总容量到达了256M，存储周期最大可到达90ns。16位的数据总线宽度能更好和更快速的收集和缓存数据。在实践的运用中，可作为高速缓存。但在运用的过程中需求留意写入和读取数据的延时问题。别的，本芯片能在相当大的运用规模中运用，具有很好的通用性，在需求高速大容量数据存储的场合的工程中比其他类型的存储器更有运用价值。
