本文评论了串扰的组成，并向读者展现了怎么运用泰克的TDS8000B系列采样示波器或CSA8000B系列通讯信号剖析仪来丈量单面PCB板上的串扰。
跟着通讯、视频、网络和核算机技能领域中数字体系的运转速度日益加速，对此类体系中的印刷电路板(PCB)的质量要求也越来越高。前期的PCB规划在面对信号频率日益增高和脉冲上升时刻日益缩短的状况下已无法确保体系功用和作业要求。在现在的PCB规划中，咱们需求运用传输线理论对PCB及其组件(边际衔接器、微带线和元器件插座)进行建模。只要充沛了解PCB上串扰发生的方法、机制和成果，并选用相应技能最大程度地加以按捺，才干协助咱们进步包括PCB在内的体系的牢靠性。本文首要环绕PCB规划打开，但信任文中所评论的内容也有助于电缆和衔接器的表征等其它运用场合运用。
串扰或许形成的成果
PCB规划师之所以关怀串扰这一现象，是由于串扰或许形成以下功用方面的问题：
>噪声电平升高，
>有害尖峰毛刺，
>数据边缘颤动，
>意外的信号反射。
这几个问题中哪些会对PCB规划有所影响取决于多方面要素，比方板上所用逻辑电路的特性、电路板的规划、串扰的方式(反向仍是前向)以及搅扰线和被搅扰线两头的端接状况。下文供给的信息可协助读者加深对串扰的知道和研讨，然后减小串扰对规划的影响。
研讨串扰的办法
为了尽或许减小PCB规划中的串扰，咱们有必要在容抗和感抗之间寻觅平衡点，力求抵达额外阻抗值，由于PCB的可制作性要求传输线阻抗得到杰出操控。在电路板规划完结之后，板上的元件、衔接器和端接方法决议了哪种类型的串扰会对电路功用发生多大的影响。运用时域丈量办法，经过核算拐点频率和了解PCB串扰(Crosstalk-on-PCB)模型，能够协助规划人员设置串扰剖析的鸿沟规模。
时域丈量办法
为了丈量与剖析串扰，可选用频域技能调查频谱中时钟的谐波重量与这些谐波频率上EMI最大值之间的联系。不过，对数字信号边缘(从信号电平的10%上升到90%所用的时刻)进行时域丈量也是丈量与剖析串扰的一种手法，而且时域丈量还有以下长处：数字信号边缘的改变速度，或者说上升时刻，直接表现了信号中每个频率成分有多高。因而，由信号边缘界说的信号速度(即上升时刻)也能够协助提醒串扰的机制。而上升时刻可直接用于核算拐点频率。本文将运用上升时刻丈量办法对串扰进行论述和丈量。
拐点频率
为确保一个数字体系能牢靠作业，规划人员有必要研讨并验证电路规划在拐点频率以下的功用。对数字信号的频域剖析标明，高于拐点频率的信号会被衰减，因而不会对串扰发生本质影响，而低于拐点频率的信号所包括的能量足以影响电路作业。拐点频率经过下式核算：
fknee = 0.5/ trise
PCB串扰模型
本节给出的模型为不同方法串扰的研讨供给了一个渠道，并阐明晰两条微带线之间的互阻抗是怎么在PCB上形成串扰的。图1是一个概念性的互阻抗模型。
图1：PCB上两根走线之间的互阻抗。
互阻抗沿着两条走线呈均匀分布。串扰在数字门电路向串扰线打出上升沿时发生，并沿着走线进行传达：
1．互电容Cm和互电感Lm都会向相邻的被搅扰线上耦合或“串扰”一个电压。
2．串扰电压以宽度等于搅扰线上脉冲上升时刻的窄脉冲方法出现在被搅扰线上。
3．在被搅扰线上，串扰脉冲一分为二，然后开端向两个相反的方向传达。这就将串扰分成了两部分：沿原搅扰脉冲传达方向传达的前向串扰和沿相反方向向信号源传达的反向串扰。
串扰类型与耦合机制
依据前面评论的模型，下面将介绍串扰的耦合机制，并评论前向和反向这两种串扰类型。
电容耦合机制
电路中的互电容引起的搅扰机制：
>搅扰线上的脉冲抵达电容时，会经过电容向被搅扰线上耦合一个窄脉冲。
>该耦合脉冲的起伏由互电容的巨细决议。
>然后，耦合脉冲一分为二，并开端沿被搅扰线向两个相反的方向传达。
电感或变压器耦合机制
电路中的互电感会引起如下的搅扰：
>在搅扰线上传达的脉冲将对出现电流尖峰的下个方位进行充电。
>这种电流尖峰会发生磁场，然后在被搅扰线上感应出电流尖峰来。
>变压器会在被搅扰线上发生两个极性相反的电压尖峰：负尖峰按前向传达，正尖峰按反向传达。
图2：电容耦合式串扰。
图3：电感耦合式串扰。
图4：反向串扰。
图5：前向串扰。
反向串扰
上述模型导致的电容和电感耦合串扰电压会在被搅扰线的串扰方位发生累加效应。所导致的反向串扰包括以下特性：
>反向串扰是两个相同极性脉冲之和。
>由于串扰方位随搅扰脉冲边缘传达，反向搅扰在被搅扰线源端出现为低电平、宽脉冲信号，而且其宽度与走线长度存在对应联系。
>反射串扰起伏独立于搅扰线脉冲上升时刻，但取决于互阻抗值。
前向串扰
需求重申的是，电容和电感耦合式串扰电压会在被搅扰线的串扰方位累加。前向串扰包括以下一些特性：
>前向串扰是两个反极脉冲之和。由于极性相反，因而成果取决于电容和电感的相对值。
>前向串扰在被搅扰线的结尾出现为宽度等于搅扰脉冲上升时刻的窄尖峰。
>前向串扰取决于搅扰脉冲的上升时刻。上升沿越快，起伏越高，宽度就越窄。
>前向串扰起伏还取决于线对长度：跟着串扰方位随搅扰脉冲边缘的传达，被搅扰线上的前向串扰脉冲将取得更多的能量。
串扰的表征
本节将经过几个单层PCB上的丈量实例来研讨串扰的发生机制和前面介绍的几种串扰类型。
留意：欲了解多层PCB及其接地层上的串扰问题及其成果，请阅览本文结尾处的参考资料或其它资源。
仪器和设置
为了在实验室中有效地丈量串扰，应该运用丈量带宽为20 GHz的宽带示波器，并经过一个高质量脉冲发生器输出一个上升时刻等于示波器上升时刻的脉冲驱动被测电路。一起选用高质量电缆、端接电阻和适配器衔接被测PCB。
泰克8000B系列仪器中装置有80E04电子采样模块，是成功丈量串扰的抱负仪器组合。80E04是一款双通道采样模块，包括有一个TDR阶跃电压发生器，能发生上升时刻为17ps的250mv窄脉冲，并以50欧姆的源阻抗输出。测验人员只需衔招待测PCB即可。
前向串扰丈量
假如仅仅丈量前向串扰，需将一切走线进行端接以消除反射。前向串扰应在杰出端接的被搅扰线的结尾丈量。仪器设置见图6。
图6：前向串扰的丈量。
假如互电感比互%&&&&&%耦合的串扰大，那么在搅扰脉冲的上升沿处串扰脉冲应为负，宽度等于搅扰脉冲的上升时刻。图中仪器显现的便是一个起伏为48.45 mV的负脉冲(C4)。搅扰脉冲起伏为250 mV，而串扰起伏将近50 mV，因而该搅扰脉冲的快速边缘在被搅扰线上发生了20%的串扰。见图7。
图7：丈量得到的前向串扰。
由于丈量时来自80E04的输入阶跃电压具有非常快的边缘，因而得到的串扰过大，并不能代表实践逻辑电路中的驱动信号。例如，假如驱动信号来自一个1.5 ns的CMOS门，发生的串扰脉冲就更宽，起伏也更小。要使丈量能够表现出这种状况，可运用仪器的界说算法(Define Math)功用在信号捕获之后添加一个低通滤波器。图7中的M1波形(白色)给出的便是经滤波后的丈量成果。需求留意的是M1在笔直方向比未经滤波的波形灵敏10倍。
尽管数学剖析现已证明，信号捕获后进行低通滤波这种技能的作用与对衔接到线上的搅扰脉冲进行物理滤波的作用是相同的，但以下几步丈量却更有说服力：
>丈量由两个上升沿一快一慢而起伏相同的搅扰脉冲导致的串扰，
>然后将上升沿快的搅扰脉冲导致的串扰经过低通滤波变至慢上升沿搅扰脉冲的串扰，最终查看成果。
图8给出了仪器上显现的丈量成果：
图8：前向串扰的后滤。
>黄色波形(R2)是慢沿搅扰脉冲，赤色波形(R3)是由它导致的串扰。
>绿色波形是快沿TDR脉冲(R1)，白色波形(R4)是由它导致的串扰。
>蓝色波形是由白色波形滤波后减缓了脉冲上升沿得到的波形，它代表的便是对串扰进行后滤波的成果。图中显现的赤色和蓝色两个串扰波形是以相同的电压刻度显现的。
反向串扰丈量
图9：反向串扰的丈量。
单测反向串扰时，需将搅扰线与被搅扰线均端接一个50 欧姆的电阻以消除反射。丈量应在被搅扰线的左端进行，如图9所示。反射脉冲的起伏很低，宽度是线长的两倍，由于在走线结尾的串扰必定要传回走线源端。图??显现的是反向串扰的丈量状况，图中快沿搅扰脉冲发生的串扰约为?? mV，相当于搅扰脉冲起伏的4%。反向串扰的起伏与搅扰脉冲的上升时刻无关。图10中，下面两个波形为慢沿脉冲发生的串扰和快沿脉冲发生的串扰经后滤波得到的波形，它们的起伏都是6.5 mV。走线线长与搅扰脉冲上升时刻的距离使得慢沿脉冲发生的反向串扰起伏较小。
图10：丈量得到的反向串扰。
由于此刻搅扰脉冲的上升时刻要大于走线的线长，故脉冲边缘沿走线方向回传到走线源端时还未抵达起伏极点。图11所示为运用一台200 ps上升时刻发生器(DG2040)和80E04采样模块的17 ps发生器的输出作为搅扰脉冲时得到的串扰丈量成果。图中显现的3个串扰波形均选用5 mV/div的电压刻度。
图11：反向串扰与信号上升时刻是彼此独立的。
其间，白色波形是上升时刻为17 ps的搅扰脉冲发生的串扰经波形运算功用后滤波(post filtering)到200ps上升时刻的成果。这些丈量都证明，除非搅扰脉冲的上升时刻超越走线长度，不然该上升时刻并不能影响反向串扰。而假如搅扰脉冲的上升时刻超越走线长度，那么发生的反向串扰起伏较小，由于在此状况下脉冲边缘走过整条走线都还不能抵达起伏极点。
电路规划对串扰的影响
尽管经过细心的PCB规划能够削减串扰并削弱或消除其影响，但电路板上仍或许有一些串扰残留。因而，在进行电路规划时，还应选用适宜的线端负载，由于线端负载会影响串扰的巨细和串扰随时刻的弱化程度。下面是一个丈量实例，它提醒了走线结尾与逻辑门电路输出处的线端负载会怎样衰减串扰并削弱形成串扰的成因。
