MSP430 体系时钟 ACLK、MCLK、SMCLK

　MSP430根底时钟模块包括以下3个时钟输入源。
一、4个时钟振动源
1、LFXT1CLK:外部晶振或时钟1低频时钟源低频形式：32768Hz高频形式：(400KHz-16MHz)
2、XT2CLK:外部晶振或时钟2高频时钟源(400KHz-16MHz)
3、DCOCLK:内部数字RC振动器,复位值1.1MHz
4、VLOCLK:内部低功耗振动器12KHz
注：MSP430x20xx:LFXT1不支持HF形式,XT2不支持,ROSC不支持.

(1)LFXT1CLK 低频时钟源：由LFXT1振动器发生(如图2所示)。经过软件将状况寄存器中OSCOff复位后，LFXT1开端作业，即体系选用低频作业。假如LFXT1CLK没有用作SMCLK或MCLK信号，则能够用软件将OSCOff置位，制止LFXT1作业。

(2)XT2CLK高频时钟源：由XT2振动器发生。它发生时钟信号XT2CLK，其作业特性与LFXT1振动器作业在高频形式时相似。可简略地经过软件设置XT2振动器是否作业，当XT2CLK没有用作SMCLK或MCLK信号时，封闭XT2，挑选其他时钟源。
3)DCOCLK 数字操控RC振动器。由集成在时钟模块中的DCO振动器发生。DCO振动器是一个RC振动器，频率能够经过软件调理，其操控逻辑如图3所示。当振动器LFXT1、XT2被制止或失效时，DCO振动器被主动选作MCLK的时钟源。因而由振动器失效引起的体系中断请求能够得到呼应，甚至在CPU封闭的情况下也能得到处理。


由根底时钟模块能够供给体系所需的3种时钟信号，即：ACLK、MCLK、SMCLK。其间辅佐时钟ACLK是LFXT1CLK信号经1、2、4、8分频后得到的。ACLK可由软件选作各个外围模块的时钟信号，一般用于低速外设;体系主时钟MCLK可由软件挑选来自LFXT1CLK、XT2CLK、DCOCLK三者之一，然后经1、2、4、8分频得到。MCLK首要用于CPU和体系。子体系时钟SMCLK可由软件挑选来自LFXT1CLK和DCOCLK，或许XT2CLK和DCOCLK，然后经1、2、4、8分频得到，首要用于高速外设模块。