关于ARM9协处理器CP15及MCR和MRC指令

在根据ARM的嵌入式运用系统中，存储系统通常是经过系统操控协处理器CP15完结的。CP15包括16个32位的寄存器，其编号为0~15。

拜访CP15寄存器的指令

MCRARM寄存器到协处理器寄存器的数据传送

MRC协处理器寄存器到ARM寄存器的数据传送

MCR指令和MRC指令只能在处理器形式为系统形式时履行，在用户形式下履行MCR指令和MRC指令将会触发未定义指令的异常中断。

MCR指令

MCR指令将ARM处理器的寄存器中的数据传送到协处理器寄存器中。假如协处理器不能成功地履行该操作，将发生未定义的指令异常中断。

指令语法格局

MCR{}

，< opcode_1>，,,{,}

MCR{} p15，0，,,{,}

其间，为指令履行的条件码。当疏忽时指令为无条件履行。

< opcode_1>为协处理器将履行的操作的操作码。关于CP15协处理器来说，< opcode_1>永远为0b000，当< opcode_1>不为0b000时，该指令操作成果不行预知。

作为源寄存器的ARM寄存器，其值将被传送到协处理器寄存器中。

作为方针寄存器的协处理器寄存器，其编号或许是C0，C1，…，C15。

和两者组合决议对协处理器寄存器进行所需求的操作，假如没有指定，则将为为C0，opcode_2为0，不然或许导致不行预知的成果。

The CRm field and opcode_2 field are used to specify a particular action when addressing registers.The opcode_1, opcode_2 and CRm fields should be zero, except when the values specified are used to select the desired operations, in all instructions which access CP15. Using other values will result in unpredictable behavior. Attempting to read from a non-readable register, or writing to a non-writable register will cause unpredictable results.

运用示例

下面的指令从ARM寄存器R4中中将数据传送到协处理器CP15的寄存器C1中。其间R4为ARM寄存器，寄存源操作数，C1、C0为协处理器寄存器，为方针寄存器，opcode_1为0，opcode_2为0。

MCRp15,0,R4,C1,C0,0

MRC指令

MRC指令将协处理器的寄存器中的数值传送到ARM处理器的寄存器中、假如协处理器不能成功地履行该操作，将发生未定义的指令异常中断。

指令语法格局

MRC{}

，< opcode_1>，,,{,}

MRC{} p15，0，,,{,}

参数用法同MCR指令

CP15中的寄存器介绍

Notes:

1.Register location 0 provides access to more than one register. The register accessed depends upon values of the opcode_2 field. See the register description for details.

2.Separate register for instruction and data .See the register description for details.

寄存器0：ID Code Register

This is a read-only register which returns a 32-bit device ID code

这是一个只读寄存器，它寄存微处理器的标识码。

The ID code register is accessed by reading CP15 register 0 with the opcode_2 field set to any value other than 1(the CRm field should be zero when reading). For example:

MRCp15, 0, Rd, C0, C0,0

ID Code内容如下：

寄存器0：Cache type register

This is a read-only register which contains information about the size and architecture of the caches, allowing operating systems to establish how to perform such operations as cache cleaning and lockdown.

这个只读寄存器包括了高速缓存的巨细和类型。

The cache type register is accessed by reading CP15 register 0 with the opcode_2 field set to 1.for example:

MRCp15, 0, Rd, C0, C0,1; returns cache details

The format of cache type register (寄存器的数据格局如下)