开漏输出:输出端相当于三极管的集电极. 要得到高电平状况需求上拉电阻才行. 适合于做电流型的驱动,其吸收电流的才干相对强(一般20ma以内).
咱们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左面的三极管为反相之用，使输入为“0”时，输出也为“0”）。关于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源经过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开封闭合）；当左端的输入为“1”时，前面的三极管导通，然后边的三极管截止（相当于开关断开）。
咱们将图1简化成图2的姿态。图2中的开关受软件操控，“1”时断开，“0”时闭合。很明显能够看出，当开封闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状况不知道，假如后边一个电阻负载（即便很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。图三中那个1K的电阻便是上拉电阻。假如开封闭合，则有电流从1K电阻及开关上流过，但由于开封闭其它三个口带内部上拉），当咱们要运用输入功用时，只要将输出口设置为1即可，这样就相当于那个开关断开，而关于P0口来说，便是高阻态了。
关于漏极开路（OD）输出，跟集电极开路输出是十分相似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，OC就变成了OD，原理剖析是相同的。
另一种输出结构是推挽输出。推挽输出的结构便是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。比起OC或许OD来说，这样的推挽结构高、低电平驱动才干都很强。假如两个输出不同电平的输出口接在一同的话，就会发生很大的电流，有可能将输出口烧坏。而上面说的OC或OD输出则不会有这样的状况，由于上拉电阻供给的电流比较小。假如是推挽输出的要设置为高阻态时，则两个开关有必要一起断开（或许在输出口上运用一个传输门），这样可作为输入状况，AVR单片机的一些IO口便是这种结构。
开漏电路特色及运用
在电路规划时咱们常常遇到开漏（open drain）和开集（open collector）的概念。
所谓开漏电路概念中说到的“漏”便是指MOSFET的漏极。同理，开集电路中的“集”便是指三极管的集电极。开漏电路便是指以MOSFET的漏极为输出的电路。一般的用法是会在漏极外部的电路增加上拉电阻。完好的开漏电路应该由开漏器材和开漏上拉电阻组成。如图1所示：
组成开漏方法的电路有以下几个特色：
1. 运用外部电路的驱动才干，削减IC内部的驱动（或驱动比芯片电源电压高的负载）。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。IC内部仅需很下的栅极驱动电流。如图1。
2. 能够将多个开漏输出的Pin，衔接到一条线上。构成 “与逻辑” 联系。如图1，当PIN_A、PIN_B、PIN_C恣意一个变低后，开漏线上的逻辑就为0了。这也是I2C，SMBus等总线判别总线占用状况的原理。假如作为输出有必要接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。假如要求速度高电阻挑选要小，功耗会大。所以负载电阻的挑选要统筹功耗和速度。
3. 能够运用改动上拉电源的电压，改动传输电平。如图2, IC的逻辑电平由电源Vcc1决议，而输出高电平则由Vcc2（上拉电阻的电源电压）决议。这样咱们就能够用低电平逻辑操控输出高电平逻辑了（这样你就能够进行恣意电平的转化）。（例如加上上拉电阻就能够供给TTL/CMOS电平输出等。）
4. 开漏Pin不衔接外部的上拉电阻，则只能输出低电平(因而关于经典的51单片机的P0口而言，要想做输入输出功用有必要加外部上拉电阻，不然无法输出高电平逻辑)。一般来说，开漏是用来衔接不同电平的器材，匹配电平用的。
5. 规范的开漏脚一般只要输出的才干。增加其它的判别电路，才干具有双向输入、输出的才干。
6.正常的CMOS输出级是上、下两个管子，把上面的管子去掉便是OPEN-DRAIN了。这种输出的首要意图有两个：电平转化、线与。
7.线与功用首要用于有多个电路对同一信号进行拉低操作的场合，假如本电路不想拉低，就输出高电平，由于OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻完成的。（而正常的CMOS输出级，假如呈现一个输出为高别的一个为低时，等于电源短路。）
8.OPEN-DRAIN供给了灵敏的输出方法，可是也有其缺点，便是带来上升沿的延时。由于上升沿是经过外接上拉无源电阻对负载充电，所以当电阻挑选小时延时就小，但功耗大；反之延时大功耗小。所以假如对延时有要求，则主张用下降沿输出。
运用中需注意：1. 开漏和开集的原理相似，在许多运用中咱们运用开集电路替代开漏电路。例如，某输入Pin要求由开漏电路驱动。则咱们常见的驱动方法是运用一个三极管组成开集电路来驱动它，即便利又节约本钱。如图4。
2. 上拉电阻R pull-up的阻值决议了逻辑电平转化的沿的速度。阻值越大，速度越低功耗越小。反之亦然。
Push-Pull输出便是一般所说的推挽输出，在CMOS电路里边应该较CMOS输出更适宜，由于在CMOS里边的push－pull输出才干不可能做得双极那么大。输出才干看IC内部输出极N管P管的面积。和开漏输出比较，push－pull的凹凸电平由IC的电源低定，不能简略的做逻辑操作等。push－pull是现在CMOS电路里边用得最多的输出级规划方法。
当然open drain也不是没有价值，这便是输出的驱动才干很差。输出的驱动才干很差的说法不精确，驱动才干取决于%&&&&&%中的末级晶体管功率。OD仅仅带来上升沿的延时，由于上升沿是经过外接上拉无源电阻对负载充电的，当电阻挑选小时延时就小、但功耗大，反之延时大功耗小。OPEN DRAIN供给了灵敏的输出方法，但也是有价值的，假如对延时有要求，主张用下降沿输出。
电阻小延时小的前提条件是电阻挑选的准则应在末级晶体管功耗答应范围内，有经历的规划者在运用逻辑芯片时，不会挑选1欧姆的电阻作为上拉电阻。在脉冲的上升沿电源经过上拉无源电阻对负载充电，明显电阻越小上升时刻越短，在脉冲的下降沿，除了负载经过有源晶体管放电外，电源也经过上拉电阻和导通的晶体管对地 构成通路，带来的问题是芯片的功耗和耗电问题。电阻影响上升沿，不影响下降沿。假如运用中不关心上升沿，上拉电阻就可挑选尽可能的大点，以削减对地通路的 电流。假如对上升沿时刻要求较高，电阻巨细的挑选应以芯片功耗为参阅。
