我国，2007年2月1日 – 代号为VERTIGO(嵌入式体系规划验证渠道)的战略方针研讨项目致力于保证欧洲电子工业在嵌入式体系领域持续坚持竞赛优势。该项目是由欧盟委员会在欧盟第六期研讨结构方案的信息社会科技(IST)领域内建议的，该项目整合了意法半导体、Aerielogic、TransEDA以及四所欧洲大学的优势互补性专业技能;意法半导体是国际最大的半导体制造商之一，并是体系芯片(SoC)技能的领导者，Aerielogic和TransEDA是规划验证东西的专业厂商;四所大学分别是Link pings (瑞典), Southampton (英国), Tallinn (Estonia)和Verona (意大利)。这个项目的方针是针对以可装备渠道为中心的嵌入式规划，开发一个加强架构的建模、集成和验证的体系办法。
嵌入式体系是含有至少一个处理器及其相关的存储器以及履行特别功用的外设的杂乱电路。这些功用包含体系经过协议(USB或CAN)与外界通讯的功用。PC用户可以随时挑选装置和运转何种程序，与PC机不同的是，嵌入式体系履行一套特别的使命。因而，嵌入式体系包含体系的一切软硬件。嵌入式体系的实例有许多，从操控电动东西或家电的贱价微操控器，到机顶盒等设备中运用高度杂乱的体系芯片，都归于嵌入式体系领域。
由于今日的先进的嵌入式体系或许含有数百万支晶体管，所以投入资源或时刻给每种运用规划新的硬件是行不通的。相反，根据渠道的解决方案被广泛用于把一般硬件模块装备成适用于某一特定运用的硬件规划中。
VERTIGO项目致力于补偿体系级建模和买卖级履行的验证与传统的RTL(寄存器传输级)提交描绘之间的距离。尽管VERTIGO不会触及行为级归纳，可是，不管运用何种改善工艺，该项目仍将简化不同买卖级模型(TLM)的一致性验证和RTL级验证。研讨事例来自意法半导体开发的嵌入式体系，这些事例将要点介绍与TLM和RTL级相关的混合级/混合言语流程。
Umberto Rossi是意法半导体的功用验证支撑主管，即VERTIGO项目的负责人，他说：“咱们期望在VERTIGO上获得几项技能打破。开发TLM和RTL共用的表达式掩盖原则，促进不同笼统层之间的体系验证，是开发工作中的最重要的部分。”
VERTIGO项目将研讨几项有助于不同阶段规划流程的建模和验证(软件、TLM-级、RTL-级、模块级和体系级)的方式办法，以及结合根据仿真的验证办法(动态验证)的归纳办法，将开发一种根据断语的验证(ABV)办法，这种办法可用于着重TLM的动静态两种验证办法，并含有用于丈量动静态验证掩盖的相关衡量。最终，项目团队将规划一个可以促进嵌入式渠道测验软件例程开发的软硬件一起验证环境的原型。
VERTIGO的验证规范和OSCI的开发以及TLM规范化都将参阅公共联盟像Accelera的发展方案。
VERTIGO项目于2006年6月1日发动，定于2008年11月30日完毕。该项目契合欧盟第六期研讨结构方案(FP6) 2002 – 2006的信息、社会与科技(IST)项目的“嵌入式体系”的战略方针，概况查阅:http://cordis.europa.eu/ist /embedded:“给嵌入在智能器材内的软硬件体系开发下一代建模、规划、施行和操作的技能、办法、东西。一个端到端的体系愿景将会答应创立重视本钱效益的高性能、高可信度、上市时刻短、布置快速的环境智能体系。”
Vertigo项目概况请登录网站： www.vertigo-project.eu
