MAX3636是一个高度灵敏，高精度锁相环(PLL)时钟发生器为下一代网络设备的要求低颤动时钟发生器和强壮的高速数据传输的散布进行了优化。优异的电源噪声按捺，以及引脚可编程的LVDS / LVPECL输出接口。 MAX3636供给9个差分输出和一路LVCMOS输出。每个输出的频率和输出接口，可独自编程，使这一设备体系板上的多个晶体振荡器和时钟分配IC的抱负替代品，节省本钱和空间。
这3.3V IC选用7mm x 7mm，48引脚TQFN封装，从-40 ° C至+85 ° C。
要害特性
输入
水晶接口：18MHz的到33.5MHz
LVCMOS输入：15MHz的至160MHz
15MHz到350MHz的差分输入：
输出
LVCMOS输出：可达160MHz
LVPECL/ LVDS输出：可达800MHz
三个人的输出银行
引脚可编程分频器
引脚可编程输出接口
VCO调谐规模宽(3.60GHz至4.025GHz)
低相位颤动
0.34psRMS(12kHz至20MHz)
0.14psRMS(1.875MHz到20MHz)
优异的电源噪声按捺
-40° C至+85° C工作温度规模
3.3V电源
