跟着微电子技能的快速开展，数模转化器（DAC）作为衔接数字国际和模仿信号之间的桥梁正发挥着越来越重要的效果，而且现代计算机、无线通讯等信息产业的不断进步，对DAC的速度、精度等功用目标也不断提出更高的要求。
为满意现代航天高科技产业对高速高精度DAC芯片的需求，本文根据Mixed-Signal（混合信号）CMOS工艺技能，规划了一个选用分段式电流舵结构的16位400MSPS的D/A转化器，论文第二节在理论剖析和电路规划根底上确认了该DAC的体系结构及作业原理，第三节给出了电路中选用的自校准技能及其规划完结，流片后电路的实测成果在第四节予以阐明，终究给出论文研讨作业的扼要总结。
16位400M DAC的体系构架
在现在常用的DAC结构中遍及选用的是电流输出型DAC，这是因为电流输出有着速度快、电源使用率高、使用广泛、输出规模宽等特色，使得该结构的DAC合适于高速高精度的规划要求。
要完结高速高分辨率的DAC，一般选用分段电流舵的结构，即温度计码和二进制码相结合的操控结构。温度计码具有优秀的单调性但其杂乱度、面积和功耗会跟着位数的添加而急剧增大，二进制码具有结构简略的特色但会影响DAC单调性和动态功用，所以需求在面积、功耗、杂乱度和功用之间进行折衷。本论文所选用的分段电流舵DAC电路结构也是根据面积和电流源开关布线杂乱性与电路功用之间的考虑，咱们首要使用MATLAB仿真东西细心研讨了温度计码和二进制码对整个电路体系功用的影响，并确认了整个DAC转化器的分段份额，即在本论文所规划的DAC电路中选用了“7+4+5”的分段结构，其间高7位和中心4位别离选用单位电流源结构，而低5位则选用二进制加权电流源结构。
图1 16位400M DAC的功用结构框图
图1所示为根据上述分段电流舵而规划的16位400M DAC的体系构架框图。该电路主要由LVDS模块、行译码与列译码模块、带隙基准源模块、校准模块、偏置电路、时钟分配驱动模块以及模仿开关与电流源阵列等部分组成。
在图1中，Bit15~Bit0首要通过LVDS接收器转化成规范的CMOS信号，然后将其间的高7位二进制信号Bit15-Bit9通过译码器生成127路温度计码信号经操控线去操控电流源;中心4位二进制信号Bit8-Bit5则通过译码器生成15路温度计码信号去操控相应电流源阵列;低5位二进制信号Bit4~Bit0则直接通过同步锁存逻辑（DFF）去操控5个二进制电流源。
带隙基准源模块为整个电路体系供给了一个简直与环境温度和电源电压无关的精准电压源。为了更好地与外部数据进行同步且确保转化器具有16bit的精度，电路规划中还选用了电流校准模块，使用电流校准模块对高7位二进制信号Bit15-Bit9所操控的127个单位电流源进行必要的校准以确保其输出电流的准确性。
如图1所示，电路输出电流的总量是由两部分相加而成，即单位电流源和五个二进制加权电流相加组成。若最低位电流源的输出电流为ILSB，则第二、三、四、五位的输出电流依次为：2ILSB、4ILSB、8ILSB、16ILSB，即每高一位的电流源输出电流别离为低一位的2倍，因而整个DAC低五位的总电流输出为31ILSB，而高7位所操控的127个电流源中的每个电流源的输出电流由下式给出：
Iunit=512ILSB （1）
由此可得到该DAC能够输出的总电流为：
Itotal=ILSB+2ILSB+4ILSB+8ILSB+16ILSB+32ILSB+…+127×512ILSB=65535ILSB （2）
在图1中，IoutA和IoutB别离为DAC的两个互补电流输出端，当输入的16位数字码全为0时，IoutA输出为0，而互补端IoutB输出为满量程电流Itotal，当16位输入数字码全为1时，IoutA为满量程输出，而互补端IoutB输出为0，通过公式（3）和（4）咱们能够求出不同输入数字码时所对应的模仿电流输出值。
IoutA=（DAC INPUT CODE/65536）×Itotal （3）
IoutB=（65535-DAC INPUT CODE/65536）×Itotal （4）
在上式中，DAC INPUT CODE=0~65535。ILSB和Iunit的巨细一般由基准电压源和电流输出管的尺度来一起决议。如果把DAC的电流输出端接电阻负载，那么能够直接将电流转化成电压输出，由式（5）和（6）能够得到互补端的电压输出值。
VOUTA=IoutA×RLOAD （5）
VOUTB=IoutB×RLOAD （6）
终究总的差分输出电压为：
VDIFF=（IoutA-IoutB）×RLOAD （7）
由式（7）能够看出，选用差分电流输出时，当把差分变单端使用时，可使输出信号的起伏添加一倍，一起差分输出可进步DAC转化速度和动态特性。
本文下一页：校准电路规划
校准电路规划
长时间以来，因为CMOS工艺中存在匹配差错，彻底依托工艺本征匹配完结电流型CMOS DAC将很难超越10位精度，一起DAC的动态特性也会跟着时钟频率和信号频率的添加而变差。
通过减小寄生电容、缩短树立时刻仍是处理DAC电路中动态特性最直接有用的办法。可是为了确保DAC静态特性，削减梯度差错和随机失配就需求增大晶体管尺度和杂乱的布局，这样就会增大寄生电容和电阻，在进步静态特性的一起会约束DAC采样率和高频功用。
为了能够较好处理上述问题，咱们能够选用校准技能，既能在确保电路高精度的一起减小电流源矩阵在DAC中所占的面积，又缓解了电路对地图和工艺的严格要求。因而，校准技能在确保DAC静态特性的一起能有用进步动态特性，一起还能下降电路对工艺、温度的敏感性，确保DAC长时间稳定地作业。
图2 自校准流程图
本论文选用了一种新的合适高精度、高速度DAC电路的自校准技能。这种自校准技能能够有用地校对各个电流源的失配，并下降对电流源输出电阻的要求。图2所示为咱们选用的数字自校准计划的流程图。从该流程图中可见，在这个自校准的进程中，咱们首要将待校准量与参考值进行比较，比较后的成果经一个ADC转化后存储到静态数据存储器（RAM）中，由此构成一个仅有对应的数字校准信号再送到一个校准的DAC中，终究完结待校准量的自校准。
图3 自校准电路原理图
图3所示为完结上述自校准进程的电路原理图，为了确保整个DAC电路具有16位的线性度，芯片规划中内置了132个用来校准电流源输出线性度的DAC，它们别离是图中的127路高7位电流源，1路低9位的总电流源和4路用于调整输出增益的电流源，别的还有一路基准电流源。当进行自校按时，开关的队伍挑选电路将每一路电流源按次序选通到比较器的输入端和基准电流源进行比较，比较后的成果经数字逻辑处理后将6位数字信号输入到相应的校准DAC的6个输入端。每路电流源都有一个校准DAC与其仅有对应，当挑选相应电流源时也就对应选上了相应的校准DAC，挑选DAC也需求相应的队伍挑选电路进行按次序的选定。当一路电流源完结校准后，其仅有对应的校准DAC的6位数字值也现已确认并存在了静态存储器中，也便是所需调整的电流量现已加在了相应的电流源上。高7位中的每路电流源都有一个校准DAC来进行输出电流调整，低9位则是进行全体的电流调整，高7位和低9位电流源输出的电流经校准DAC校准后通过模仿开关阵列终究输出到差分电流输出端。别的还有4路电流源是用于设定整个电路输出电流规模的，这4路电流源经相应的4个增益校准DAC校准后，其总输出电流流过电阻RESET后可调整整个DAC的输出电流增益。
图4 自校准进程仿真波形图
图4给出了上述自校准进程的仿真波形，从图中的仿真成果咱们能够看到，待校准电流源的输出在不断趋近基准电流源的输出，而且这个进程在不断地重复，直至一切的电流源均校准结束停止。一切校准结束的电流源终究经电流源开关阵列输出到差分电流输出端，这样就完结了整个电流源的校准进程。通过上述自校准进程，既确保了整个电路输出的线性度，一起也调整了电路输出的增益差错，优化了输出特性。
全体测验成果和电路概貌
根据0.25微米混合信号CMOS工艺技能，并选用上述自校准电路规划计划，咱们完结了一个选用分段式电流舵结构的16位400MSPS的D/A转化器芯片的地图规划，如图5所示，该电路芯片尺度为4.9×4.9mm2，整个DAC电路一共有110个压焊块。现在该电路现已成功完结工艺流片，电路测验评价板的什物相片如图6所示。
图5 DAC芯片的地图示意图
图6 电路测验评价板
图7 体系的SFDR成果图（不带校准）
图8 体系的SFDR成果图（带校准）
对封装后的DAC电路进行的开始测验成果标明，该DAC电路作业正常。图7为体系不带校准的实测SFDR，图8为体系带校准后的实测SFDR。可见通过自校准后，电路的SFDR提高了十几个dB，而且谐波也显着减小。
表1 400MHz时钟下，自校准后的转化测验成果统计表
咱们对该DAC芯片还进行了其它各项目标的测验，电路在400MHz时钟频率下通过自校准后的测验成果如下表1所示。由表中各项测验数据可见，该芯片的各项功用参数目标优异，标明整个DAC芯片的功用杰出。
总结
根据0.25微米Mixed-Signal CMOS制作工艺，本文规划并完结了一个高速高精度单片集成化的数模转化器（DAC）。论文中的DAC电路选用分段式电流舵结构，其时钟的采样频率为400MHz，分辨率为16Bit。电路规划中还选用了电流校准技能，既确保了DAC电路的高精度，也减小了梯度差错的影响。实践流片后的测验成果标明，自校准技能的选用可使DAC
电路的精度和功用得到大起伏的提高，芯片的输出谐波也显着减小。本DAC产品是咱们在高速高精度DAC电路研发方面的一次测验，它的研发成功为咱们往后研发开发功用愈加优异的数模转化器产品打下了杰出的技能根底。
责任编辑：gt
