一切的模数转换器（ADC）都有必定量的输入参阅噪声。大多数状况下，输入噪声越小越好；但在某些状况下，输入噪声实际上对进步分辩率是有协助的。
在精细的低频丈量运用中，运用较低的采样率和额定的硬件对ADC输出数据进行数字化均匀，能够减小这种噪声的影响。尽管通过这种均匀办法的确能够进步ADC的分辩率，但积分非线性（INL）差错却不会削减。而在某些高速运用中，添加一些带外噪声颤动，不只能够改进ADC的微分非线性（DNL），而且还能添加它的无杂散动态规模（SFDR），即接收到的信号的均方根值（RMS）与采样区的频谱线均方根值之比。这种办法的功效怎么，首要取决于所用ADC的特性。
关于一个“抱负的”ADC而言，当模仿输入电压添加时，输出编码将坚持稳定，直至到达一个跃迁区。在那一点上输出编码马上跳变到下一个量值，而且一向坚持到下一个跃迁区域。抱负的ADC具有零编码跃迁噪声，而且跃迁区域的宽度为零。但实在国际中的ADC都有必定数量的编码跃迁噪声，因此具有必定极限的跃迁区域宽度。一切ADC电路都会由于电阻噪声和“kT/C”噪声而发生必定数量的RMS噪声。
在坚持稳定直流输入的状况下，输入参阅噪声能够通过查看很多输出采样的直方图来表征。输出一般是以直流输入标称值为中心的编码散布。该噪声是近似的高斯（Gaussian）散布，所以直方图的标准差错相当于RMS输入噪声。
ADC的DNL会形成远离抱负高斯散布的差错。假如一个编码散布呈显着的非高斯散布，例如有大而显着的波峰或波谷，这就一般标明PC板地图不良、接地技能差劲或电源去耦不正确。呈现费事的另一个迹象是，当直流输入超越ADC的输入电压规模时，编码散布的宽度会剧烈改变。
ADC的无噪声码分辩率是指超越它就不能清楚地分辩单个编码的分辩率位数。RMS噪声乘以6.6即转换为峰－峰噪声。假如用RMS噪声（而不是峰峰噪声）核算分辩率，就运用有用分辩率这个术语。在同等条件下，有用分辩率比无噪声分辩率高约2.7位。
由于术语的相似性，有用位数（ENOB）和有用分辩率常常会混杂。有用位数是依据信号对噪声和失真的比率（Sinad）核算得出的一个沟通参数。
用于核算Sinad和ENOB的噪声和失真不只包含输入参阅噪声，而且包含量化噪声和失真条件。Sinad和ENOB用于丈量ADC的动态功能，而有用分辩率和无噪声码分辩率用于丈量在直流输入条件下的ADC噪声，这儿不考虑量化噪声。
通过数字均匀能够削减输入参阅噪声的影响。以一个16位的ADC为例，以100kSPS采样率作业，具有15位无噪声码分辩率。对同一个信号的每次输出采样做两次丈量成果均匀，将使有用采样率削减到50kSPS，信噪比（SNR）进步3dB，而且无噪声码分辩率可进步到15.5位。假如对每次输出采样做四次丈量均匀，采样率将削减到25kSPS，SNR进步6dB，而且无噪声码分辩率进步到16位。
均匀进程还有助于消除DNL差错。能够通过ADC在量化等级k上有失码的简略状况来举例说明。尽管由于大的DNL差错会丢掉编码k，但两个相邻的编码k-1和k+1的均匀值等于k。以献身采样率和添加额定数字硬件为价值，数字化均匀能添加ADC的动态规模，但它不会纠正ADC内部的INL。
要完成SFDR最大化，需要将前端扩大器和采样坚持电路发生的失真以及由编码器非线性发生的失真降到最低。尽管没有办法显着削减由前端失真，可是一般能够运用颤动（界说为有意施加到模仿输入信号上的外部噪声）来减小DNL。
一种办法是参加很多的颤动，从而将ADC的传输函数随机化。这儿用一个伪随机数发生器驱动DAC。从ADC输入信号中抽去模仿信号，然后通过数字化添加到ADC的输出端，此刻SNR没有显着的下降。可是，这种技能有一项缺陷，即有必要减小ADC输入信号的摆幅以避免过度驱动ADC。
另一种添加SFDR的办法，是在有用信号带宽之外注入一个窄带颤动信号。由于信号重量的频率规模不处于直流邻近，所以这个低频区域常常用来注入该颤动信号。另一个注入颤动信号的或许区域是略低于fs/2的区域。颤动信号占用带宽相关于有用信号带宽仅占一小部分，所以不会显着下降SNR。发生颤动噪声的办法有许多，例如可运用噪声二极管，可是对一个宽带双极型运算扩大器的输入电压噪声进行简略的扩大则是一种较为经济的解决方案。
责任编辑：gt
