为了完结在给定时钟频率下的最大或许吞吐量，Wishbone采用了周期异步完毕方法。这样做的结果是从主设备的STB_O到从设备的ACK_O/ERR_O/RTY_O再到主设备的ACK_I/ERR_I/RTY_I输入形成了一个异步回路，如图1所示。在大型SoC规划中，该回路往往成为整个规划的要害途径，约束体系时钟频率的进一步进步。在深亚微米年代，因为线推迟往往比门推迟更大，这一异步回路愈加或许成为体系功能的瓶颈。
图1 Wishbone总线的异步周期完毕途径
这一问题的最简略解决方法是刺进存放器将回路断开，但这样做的缺陷是在每一次总线操作中都需求刺进一个等候周期，然后限制了总线吞吐量。如图2所示，在上升沿0主设备建议了一次操作，在上升沿1从设备建议响应将ACK_O置高，在上升沿2主设备检测到ACK_I为高完结第一次操作并建议第2次操作，但是在上升沿2从设备并不知道主设备会建议第2次操作，因而只能将ACK_O信号置低。在上升沿3从设备才能对第2次操作建议响应将ACK_O置高，在上升沿4主设备检测到ACK_I为高完结第2次操作。
图2
在图2中，每一次传输都需求两个时钟周期，一半的带宽被糟蹋。假如从设备在上升沿2知道主设备将建议新的操作，它将可以在上升沿3完结第2次操作，然后节约时钟周期进步了体系的吞吐量，使用该思维改善后的同步时序如图3所示。
图3
在图3的上升沿0，主设备建议操作，在上升沿1，从设备将ACK_O置高，在上升沿2完结第一次操作且从设备知道主设备将建议新的操作，所以将ACK_O持续置高，在上升沿3完结第2次操作。因而，
图4 不同完毕方法功能的比照
改善后的同步周期完毕方法具有异步周期完毕方法的吞吐量优势，一起具有传统同步完毕方法的推迟优势。改善后的同步周期完毕方法称作Wishbone存放反应周期完毕方法。
