一、内存测验中的难点
内存广泛运用于各类电子产品中，内存测验也是产品测验中的热门和难点。内存测验中最为要害的测验项目为DQ/DQS/CLK之间的时序联系。JEDEC标准规则丈量这几个信号之间的时序时测验点需求挑选在挨近内存的最结尾。而当时内存芯片大部分是BGA封装，有的乃至是正反贴的，这样有时候就很难在内存芯片的最结尾找到测验点进行测验，假如在链路的中心方位进行测验，一方面信号会呈现反射回沟等现象，然后影响到时序的测验，别的一方面临不同信号的测验点方位的不同，丈量得到的时序就不是实在的时序成果。如下图1所示，探头无法点测到BGA封装的内存芯片的最结尾管脚方位，此刻精确的时序丈量将会变得十分困难。
因为在信号链路的中心点进行的测验，因而信号波形将会因反射而呈现显着的回沟，并且回沟正好呈现在时钟信号上升沿和下降沿的中心方位，这会给时钟与数据之间的时序丈量带来相当大的不安稳性，丈量到的时序和实践情况也将会误差很大。如下图2所示，丈量到的时钟波形存在显着的单调性问题。
二、经过虚拟勘探功用猜测内存最结尾的波形
力科示波器中的虚拟勘探有如下两种办法：
1、运用EyeDoctorII软件的通道仿真功用
运用该办法需求设法取得测验点到链路结尾的S参数，然后将S参数带入到示波器的EyeDoctorII眼图医师软件中(如图3所示界面)即可猜测到结尾信号的波形。但在实践运用中，因为测验点或许仅仅个过孔，测验点坐落链路的中心，且也无法从测验点方位将链路断开成两部分，这样就很难丈量得到测验点方位至链路最结尾的S参数。假如经过软件从PCB板上进行S参数的提取会愈加简单些，可是仿真的成果和实践情况仍是会存在必定的不同。
2、运用力科示波器中的VP@Receiver虚拟勘探功用
VP@Receiver的基本原理是先取得测验点到链路结尾的传输线的延时Td、传输线结尾的匹配模型(电容C，电感L，阻抗Z)，然后将这些参数运用到实测到的波形上并推测出链路最结尾的信号波形。下面以一个实例为例阐明怎么运用VP@Receiver来完成虚拟勘探功用：
如下图5所示，咱们能够经过示波器丈量得到A点的信号波形，然后咱们需求运用这个波形经过虚拟勘探得到B点的波形。
为了取得这个波形，咱们将测验点A点和链路结尾B点之间的传输链路等效为上图5下方的电路模型。电路模型的主要参数包含链路传输延时T0，输入端电感Lin，输入端电容Cin，输入端阻抗RL. 为了取得这些参数，咱们先经过力科示波器中的Jitter Sim功用取得一个和被测波形(即能够丈量得到的A点波形的信号特征)各项参数(如起伏，周期，上升时刻等)十分挨近的抱负的波形。Jitter Sim是力科示波器中的一个经过软件仿真的办法完成信号源的功用，该功用能够完成时钟信号，正弦信号，NRZ，RZ等品种多样的码型。并且能够施加颤动，过冲，设置起伏，频率，偏置，到频率，上升时刻，下脚时刻等等。如下图6所示。
依据A点信号的波形和反射方位咱们能够丈量出信号的频率约为156MHz，反射时刻约为257ps.下图7中M1为实测波形，Z1为实测波形的部分扩大，F1为经过Jitter Sim仿真得到的波形，Z2为对仿真波形的部分扩大。仿真波形与实测波形具有十分挨近的起伏，频率，上升时刻，占空比等特性。
上图7中经过Jitter Sim仿真得到的波形F1是没有施加匹配模型的，下面咱们经过VP@Receiver来为F1波形施加匹配，运用F2函数完成VP@Receiver功用。如下图8所示，别离输入传输演示Td(130ps)，阻抗Z(50ohms)，寄生电容(2.8pf)，寄生电容咱们能够以芯片的输入%&&&&&%为参阅，然后依据仿真波形与实测波形的符合程度进行调理。
施加了上述匹配后，仿真波形如下图9所示，咱们看到施加传输线模型和匹配后，仿真得到的Z2的波形和实测波形Z1十分的挨近(特别是因反射导致的回沟的方位)。这阐明匹配模型和传输线模型与实践情况是十分符合的。这样咱们就能够将该传输线模型和匹配模型运用到咱们实践丈量得到的波形上，虚拟勘探出结尾方位的实在波形。咱们只需将上图8中的VP@Receiver的作业形式从“Sim”切换到“Term”，F2函数(VP@Receiver)的输入源由F1修改为实测波形M1，即可得到链路结尾的波形，虚拟勘探到的波形如图10所示，因为虚拟勘探到的波形在链路结尾，所以因反射引起的回沟现已消失了。
图11为本文最初说到的某QDR的时钟与数据之间的时序丈量示例。因为时钟信号的回沟导致无法安稳的丈量时序，因而必需要经过虚拟勘探的办法勘探到链路最结尾的时钟和数据波形，才能够正确的进行时序的丈量。
三、小结
本文经过实例运用介绍了Teledyne LeCroy(力科)示波器中的一个共同的虚拟勘探VP@Receiver功用。经过该虚拟勘探功用能够处理实践丈量中无法直接勘探到链路结尾波形的困难。而跟着单板密度的日益添加以及BGA封装的遍及运用，在链路结尾进行波形的勘探变得越来越困难，特别是DDR内存的时序丈量中该问题特别变得愈加显着。力科的VP@Receiver虚拟勘探功用将为处理这一困难供给一个办法和思路。
