74hc165简介
74HC165是8位并行读取或串行输入移位寄存器，可在末级得到互补的串行输出（Q7和！Q7），当异步并行读取引脚（！PL）输入为低时，从D0到D7口输入的并行数据将被读取进寄存器内。而当异步并行读取引脚为高时，数据将在每个时钟脉冲的上升沿从引脚串行进入寄存器并将现有数据右移一位（以此类推）。使用这种特性，只要把Q7输出绑定到下一级的输入，即可完成移位寄存器位数的扩展。74HC165的时钟输入是一个“门控与”结构，CP（时钟脉冲）和CE（时钟答应）一起发生有用时钟输入。只要在CE（时钟答应）为低时，CP（时钟脉冲）才有用。
74hc165特性
8位同步并行输入
异步串行输出
兼容JEDEC规范no.7A
ESD维护
74HC165逻辑图
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/ziliao/zhudong/75163.html
